專(zhuān)利名稱(chēng):一種高精度加速度信號(hào)檢測(cè)及分析裝置的制作方法
技術(shù)領(lǐng)域:
本發(fā)明屬于信號(hào)檢測(cè)技術(shù)領(lǐng)域,涉及一種加速度信號(hào)檢測(cè)及分析裝置,具體涉及一種適用于檢測(cè)和分析大口徑望遠(yuǎn)鏡的振動(dòng)加速度信號(hào)的裝置。
背景技術(shù):
大口徑望遠(yuǎn)鏡在精確跟蹤目標(biāo)的過(guò)程中,望遠(yuǎn)鏡的俯仰軸需要在一定范圍內(nèi)轉(zhuǎn)動(dòng)。隨著鏡面的轉(zhuǎn)動(dòng)將產(chǎn)生高頻振動(dòng)信號(hào),高頻振動(dòng)信號(hào)不僅反映了鏡面支撐點(diǎn)的受力情況,而且對(duì)望遠(yuǎn)鏡的觀測(cè)精度有較大的影響。為了評(píng)價(jià)轉(zhuǎn)動(dòng)過(guò)程中振動(dòng)信號(hào)對(duì)望遠(yuǎn)鏡的影響,需要精確地檢測(cè)和分析望遠(yuǎn)鏡的振動(dòng)加速度信號(hào)。傳統(tǒng)的振動(dòng)信號(hào)檢測(cè)方法通常采用單片數(shù)字信號(hào)處理器DSP進(jìn)行信號(hào)的采集,數(shù)字信號(hào)處理器DSP在進(jìn)行信號(hào)的采集及處理時(shí)存在處理速度較慢、系統(tǒng)結(jié)構(gòu)復(fù)雜、程序設(shè)計(jì)不夠靈活的缺點(diǎn);并且現(xiàn)有技術(shù)并未提供一種對(duì)振動(dòng)信號(hào)檢測(cè)及數(shù)據(jù)分析的集成裝置。
發(fā)明內(nèi)容
本發(fā)明的目的在于解決現(xiàn)有技術(shù)的不足,提供了一種基于高速可編程邏輯處理器和數(shù)據(jù)分析軟件的集成振動(dòng)信號(hào)檢測(cè)及分析裝置。為實(shí)現(xiàn)上述目的,本發(fā)明的檢測(cè)及分析裝置包括信號(hào)檢測(cè)模塊、數(shù)據(jù)處理模塊和數(shù)據(jù)分析軟件模塊;所述信號(hào)檢測(cè)模塊包括加速度傳感器單元和信號(hào)調(diào)理單元;所述數(shù)據(jù)處理模塊包括濾波電路單元、A/D轉(zhuǎn)換電路單元、可編程邏輯處理單元、數(shù)據(jù)存儲(chǔ)單元和網(wǎng)口通信單元;所述數(shù)據(jù)分析軟件模塊數(shù)據(jù)接收單元、指令發(fā)送單元、數(shù)據(jù)時(shí)域分析單元和數(shù)據(jù)頻域分析單元;所述信號(hào)檢測(cè)模塊的信號(hào)調(diào)理單元與所述數(shù)據(jù)處理模塊的濾波電路單元連接,所述數(shù)據(jù)處理模塊的網(wǎng)口通信單元與所述數(shù)據(jù)分析軟件模塊連接;信號(hào)檢測(cè)模塊將接收的加速度電信號(hào)進(jìn)行信號(hào)調(diào)整,以相應(yīng)幅值的電壓信號(hào)傳給數(shù)據(jù)處理模塊,所述電壓信號(hào)經(jīng)數(shù)據(jù)處理模塊的濾波電路單元濾除噪聲后經(jīng)A/D轉(zhuǎn)換電路單元將信號(hào)轉(zhuǎn)換為二進(jìn)制數(shù)字量,通過(guò)所述可編程邏輯處理單元控制A/D的采樣頻率,通過(guò)網(wǎng)口通信單元實(shí)現(xiàn)與數(shù)據(jù)分析軟件模塊的數(shù)據(jù)交換,通過(guò)數(shù)據(jù)分析軟件模塊進(jìn)行數(shù)據(jù)分析,得到振動(dòng)信號(hào)的時(shí)域曲線和頻譜圖。所述信號(hào)檢測(cè)模塊的加速度傳感器單元與信號(hào)調(diào)理單元相連接,所述加速度傳感器單元包括一個(gè)靈敏度達(dá)到io_3g的壓電傳感器;所述信號(hào)調(diào)理單元包括放大器和濾波器。所述數(shù)據(jù)處理模塊的濾波電路單元為一階無(wú)源低通濾波器;所述A/D轉(zhuǎn)換電路單元包括一片16位的雙極性A/D采樣芯片和一片高精度2.5V參考電源芯片;所述可編程邏輯處理單元的核心是一片F(xiàn)PGA芯片;所述數(shù)據(jù)存儲(chǔ)單元由可編程邏輯控制單元進(jìn)行讀寫(xiě),緩存16位的A/D轉(zhuǎn)換數(shù)據(jù),數(shù)據(jù)存儲(chǔ)單元的容量達(dá)到512K。所述數(shù)據(jù)分析軟件模塊的數(shù)據(jù)接收單元和指令發(fā)送單元用于設(shè)置網(wǎng)口通信的參數(shù);數(shù)據(jù)接收單元接收來(lái)自信號(hào)檢測(cè)模塊的可編程邏輯處理單元的A/D轉(zhuǎn)換數(shù)據(jù);指令發(fā)送單元向信號(hào)檢測(cè)模塊的FPGA發(fā)送數(shù)據(jù)轉(zhuǎn)換控制指令。所述數(shù)據(jù)分析軟件模塊的數(shù)據(jù)時(shí)域分析單元將接收到的A/D轉(zhuǎn)換數(shù)據(jù)轉(zhuǎn)化為實(shí)際的振動(dòng)信號(hào)加速度值,得到加速度信號(hào)的時(shí)域曲線。所述數(shù)據(jù)分析軟件模塊的數(shù)據(jù)頻域分析單元將接收到的A/D轉(zhuǎn)換數(shù)據(jù)轉(zhuǎn)化為實(shí)際的振動(dòng)信號(hào)加速度值,得到功率譜。本發(fā)明的有益效果為:本發(fā)明提供了一種集成的加速度信號(hào)檢測(cè)和分析裝置,適用于大口徑望遠(yuǎn)鏡、大型塔臺(tái)或建筑物的振動(dòng)加速度信號(hào)分析,通過(guò)可編程邏輯處理器FPGA實(shí)現(xiàn)了數(shù)據(jù)的快速處理,簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)設(shè)計(jì),增強(qiáng)了程序設(shè)計(jì)的靈活性,實(shí)現(xiàn)數(shù)據(jù)的快速通信;集數(shù)據(jù)采集、處理和分析為一體,提高系統(tǒng)的靈活性,可操作性,集成度高、通用性強(qiáng)、精度高。
圖1為本發(fā)明的一種高精度加速度信號(hào)檢測(cè)及分析裝置的結(jié)構(gòu)框圖;圖2為本發(fā)明的一階低通濾波器電路圖;圖3為本發(fā)明的可編程邏輯處理器FPGA及其外圍電路原理圖;圖4為本發(fā)明的可編程邏輯處理器FPGA功能框圖;圖5為本發(fā)明的網(wǎng)口通信芯片DM9000EP電路圖;圖6為本發(fā)明的網(wǎng)口接口電路圖;圖7為本發(fā)明的可編程邏輯處理器FPGA處理振動(dòng)信號(hào)的軟件流程圖。
具體實(shí)施例方式
下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步描述。參見(jiàn)附圖1,為實(shí)現(xiàn)上述目的,本發(fā)明的檢測(cè)及分析裝置包括信號(hào)檢測(cè)模塊、數(shù)據(jù)處理模塊和數(shù)據(jù)分析軟件模塊;所述信號(hào)檢測(cè)模塊包括加速度傳感器單元和信號(hào)調(diào)理單元;所述數(shù)據(jù)處理模塊包括濾波電路單元、A/D轉(zhuǎn)換電路單元、可編程邏輯處理單元、數(shù)據(jù)存儲(chǔ)單元和網(wǎng)口通信單元;所述數(shù)據(jù)分析軟件模塊包括數(shù)據(jù)接收單元、指令發(fā)送單元、數(shù)據(jù)時(shí)域分析單元和數(shù)據(jù)頻域分析單元。所述數(shù)據(jù)分析軟件模塊的數(shù)據(jù)接收單元和指令發(fā)送單元的功能包括設(shè)置網(wǎng)口通信的參數(shù),接收來(lái)自可編程邏輯處理單元的A/D轉(zhuǎn)換數(shù)據(jù)以及向FPGA發(fā)送數(shù)據(jù)轉(zhuǎn)換控制指令;所述數(shù)據(jù)分析軟件模塊的數(shù)據(jù)時(shí)域分析單元首先將接收到的A/D轉(zhuǎn)換數(shù)據(jù)轉(zhuǎn)化為實(shí)際的振動(dòng)信號(hào)加速度值,然后以加速度值為縱軸,時(shí)間為橫軸,畫(huà)出加速度信號(hào)的時(shí)域曲線,以便進(jìn)行數(shù)據(jù)分析;所述數(shù)據(jù)分析軟件模塊的數(shù)據(jù)頻域分析單元負(fù)責(zé)將接收到的A/D轉(zhuǎn)換數(shù)據(jù)轉(zhuǎn)化為實(shí)際的振動(dòng)信號(hào)加速度值,然后對(duì)加速度值序列進(jìn)行功率譜分析,得到功率譜,功率譜的縱軸單位為dB,橫軸單位為Hz。所述信號(hào)處理單元的信號(hào)調(diào)理單元與所述數(shù)據(jù)處理模塊的濾波電路單元連接,所述數(shù)據(jù)處理模塊的網(wǎng)口通信單元與所述數(shù)據(jù)分析軟件模塊連接。信號(hào)檢測(cè)模塊將接收的加速度電信號(hào)進(jìn)行信號(hào)調(diào)整,以相應(yīng)幅值的電壓信號(hào)傳給數(shù)據(jù)處理模塊,所述電壓信號(hào)經(jīng)數(shù)據(jù)處理模塊的濾波電路單元濾除噪聲后經(jīng)A/D轉(zhuǎn)換電路單元將信號(hào)轉(zhuǎn)換為二進(jìn)制數(shù)字量,通過(guò)所述可編程邏輯處理單元控制A/D的采樣頻率,通過(guò)網(wǎng)口通信單元實(shí)現(xiàn)與數(shù)據(jù)分析軟件模塊的數(shù)據(jù)交換,通過(guò)數(shù)據(jù)分析軟件模塊進(jìn)行數(shù)據(jù)分析,得到振動(dòng)信號(hào)的時(shí)域曲線和頻譜圖。所述的信號(hào)檢測(cè)模塊的加速度傳感器單元采用Meggitt公司的壓電傳感器一731A,檢測(cè)的加速度范圍為±0.5g,731A的靈敏度達(dá)到10_3g (g為重力加速度),能夠檢測(cè)到微弱的加速度信號(hào)變化量。所述的信號(hào)檢測(cè)模塊的信號(hào)調(diào)理單元一 P31與加速度傳感單元相連接,接收來(lái)自加速度傳感器的電信號(hào),經(jīng)過(guò)內(nèi)部噪聲極低的放大器和濾波器輸出±10V范圍內(nèi)的電壓信號(hào)。參見(jiàn)附圖2,所述的數(shù)據(jù)處理模塊的濾波單元采用一階無(wú)源低通濾波器,來(lái)自信號(hào)調(diào)理單元的電壓信號(hào)首先經(jīng)過(guò)Rl、R2和Cl組成的無(wú)源一階低通濾波器,然后再通過(guò)由精密運(yùn)算放大器組成的電壓跟隨器,最后得到噪聲較低的模擬電壓輸入信號(hào);為了防止被測(cè)電壓超出A/D轉(zhuǎn)換芯片的±10V電壓測(cè)量范圍,采用由Dl、D2組成的電壓鉗位電路使被測(cè)量電壓始終保持在± IOV范圍內(nèi)。所述的數(shù)據(jù)處理模塊的A/D轉(zhuǎn)換電路單元的功能是將輸入端的檢測(cè)信號(hào)轉(zhuǎn)換為二進(jìn)制的數(shù)字量,并通過(guò)16位并行數(shù)據(jù)總線輸入到可編程邏輯處理單元;A/D轉(zhuǎn)換電路采用16位的雙極性A/D采樣芯片AD7656,它的電壓采集范圍設(shè)置為± IOV ;參考電壓2.5V由AD780BR芯片提供,AD780BR芯片精度達(dá)到0.04%,有效地保證了電壓采集的精度。參見(jiàn)附圖3,AD7656芯片的控制信號(hào)C0NVST、CS、RD、BUSY、RESET以及16位并行數(shù)據(jù)總線均連接在FPGA的I/O上,由FPGA內(nèi)部時(shí)序電路進(jìn)行A/D轉(zhuǎn)換控制和16位轉(zhuǎn)換數(shù)據(jù)的讀取。所述的數(shù)據(jù)處理模塊的可編程邏輯處理單元采用FPGA芯片EP3C40F324,它負(fù)責(zé)控制A/D的采樣頻率以及周期性的讀取來(lái)自A/D芯片的16位轉(zhuǎn)換數(shù)據(jù),并將數(shù)據(jù)存儲(chǔ)在FPGA內(nèi)部10個(gè)字節(jié)深度的FIFO寄存器中;為了增加采樣數(shù)據(jù)的平滑度,采用均值濾波法對(duì)FIFO寄存器中的數(shù)據(jù)進(jìn)行濾波處理,然后將濾波處理后的數(shù)據(jù)存儲(chǔ)在數(shù)據(jù)存儲(chǔ)單元中,最后根據(jù)指令發(fā)送單元要求將數(shù)據(jù)通過(guò)網(wǎng)口發(fā)送到數(shù)據(jù)接收單元,可編程邏輯處理器FPGA功能框圖如圖4所示。所述的數(shù)據(jù)處理模塊的數(shù)據(jù)存儲(chǔ)單元采用容量為512K的16位SRAM芯片IS61LV51216,在每個(gè)A/D采樣的結(jié)束時(shí)刻FPGA通過(guò)控制信號(hào)WE、CE、OE地址總線XAO 18和數(shù)據(jù)總線XDO 15將16位數(shù)據(jù)寫(xiě)入SRAM中;在接收到數(shù)據(jù)分析軟件的發(fā)送指令后,F(xiàn)PGA再通過(guò)上述信號(hào)將16位數(shù)據(jù)依次讀出并發(fā)送到上位機(jī)軟件。所述的數(shù)據(jù)處理模塊的網(wǎng)口通信單元采用網(wǎng)絡(luò)控制器DM9000EP,它與FPGA的信號(hào)連接如圖3所示,DM9000EP的電路圖,如圖5所示,F(xiàn)PGA通過(guò)控制信號(hào)RESET、AEN、WAIT、OR、Off, CMD以及INT實(shí)現(xiàn)對(duì)DM9000EP內(nèi)部寄存器訪問(wèn)。DM9000EP的差分信號(hào)TX+、TX-、RX+、RX-與上位機(jī)的連接是通過(guò)網(wǎng)絡(luò)接口 HR911103A實(shí)現(xiàn)的,網(wǎng)口接口電路圖如圖6所示。所述的數(shù)據(jù)分析軟件模塊的數(shù)據(jù)接收和指令發(fā)送單元的功能包括設(shè)置網(wǎng)口通信的參數(shù),接收來(lái)自可編程邏輯處理單元的A/D轉(zhuǎn)換數(shù)據(jù)以及向FPGA發(fā)送數(shù)據(jù)轉(zhuǎn)換控制指令。
所述的數(shù)據(jù)分析軟件模塊的數(shù)據(jù)時(shí)域分析單元首先將接收到的A/D轉(zhuǎn)換數(shù)據(jù)轉(zhuǎn)化為實(shí)際的振動(dòng)信號(hào)加速度值,然后以加速度值為縱軸,時(shí)間為橫軸,畫(huà)出加速度信號(hào)的時(shí)域曲線,以便進(jìn)行數(shù)據(jù)分析。數(shù)據(jù)分析軟件模塊的數(shù)據(jù)頻域分析單元負(fù)責(zé)將接收到的A/D轉(zhuǎn)換數(shù)據(jù)轉(zhuǎn)化為實(shí)際的振動(dòng)信號(hào)加速度值,然后對(duì)加速度值序列進(jìn)行功率譜分析,得到功率譜,功率譜的縱軸單位為dB,橫軸單位為Hz。參見(jiàn)附圖7,可編程邏輯處理器FPGA處理振動(dòng)信號(hào)的具體工作過(guò)程為:首先判斷FPGA內(nèi)部網(wǎng)口數(shù)據(jù)接收程序是否接收到指令發(fā)送單元的A/D轉(zhuǎn)換開(kāi)始指令,如果接收到開(kāi)始指令,F(xiàn)PGA以IOk采樣頻率對(duì)加速度測(cè)量信號(hào)進(jìn)行電壓采樣;A/D轉(zhuǎn)換后FPGA讀取16位電壓轉(zhuǎn)換數(shù)據(jù)并將數(shù)據(jù)存儲(chǔ)在FPGA內(nèi)部10個(gè)字節(jié)深度的16位FIFO寄存器中;為了增加采樣數(shù)據(jù)的平滑度,采用均值濾波法對(duì)FIFO寄存器中的數(shù)據(jù)進(jìn)行濾波處理,然后將濾波處理后的數(shù)據(jù)存儲(chǔ)在SRAM中。每個(gè)采樣周期結(jié)束后,F(xiàn)PGA程序判斷是否接收到向上位機(jī)軟件發(fā)送數(shù)據(jù)指令,如果未接收到指令,則繼續(xù)開(kāi)始下一個(gè)A/D采樣周期;否則將SRAM中存儲(chǔ)的數(shù)據(jù)通過(guò)網(wǎng)口發(fā)送到上位機(jī)軟件,并清空SRAM。上位機(jī)軟件接收到加速度信號(hào)檢測(cè)數(shù)據(jù)之后,通過(guò)數(shù)據(jù)分析軟件的時(shí)域分析單元和頻域分析單元得到振動(dòng)加速度信號(hào)的時(shí)域曲線和頻譜圖,以方便分析被測(cè)裝置的受力情況和控制精度。
權(quán)利要求
1.一種高精度加速度信號(hào)檢測(cè)及分析裝置,其特征在于,包括信號(hào)檢測(cè)模塊、數(shù)據(jù)處理模塊和數(shù)據(jù)分析軟件模塊; 所述信號(hào)檢測(cè)模塊包括加速度傳感器單元和信號(hào)調(diào)理單元;所述數(shù)據(jù)處理模塊包括濾波電路單元、Α/D轉(zhuǎn)換電路單元、可編程邏輯處理單元、數(shù)據(jù)存儲(chǔ)單元和網(wǎng)口通信單元;所述數(shù)據(jù)分析軟件模塊數(shù)據(jù)接收單元、指令發(fā)送單元、數(shù)據(jù)時(shí)域分析單元和數(shù)據(jù)頻域分析單元; 所述信號(hào)檢測(cè)模塊的信號(hào)調(diào)理單元與所述數(shù)據(jù)處理模塊的濾波電路單元連接,所述數(shù)據(jù)處理模塊的網(wǎng)口通信單元與所述數(shù)據(jù)分析軟件模塊連接; 信號(hào)檢測(cè)模塊將接收的加速度電信號(hào)進(jìn)行信號(hào)調(diào)整,以相應(yīng)幅值的電壓信號(hào)傳給數(shù)據(jù)處理模塊,所述電壓信號(hào)經(jīng)數(shù)據(jù)處理模塊的濾波電路單元濾除噪聲后經(jīng)Α/D轉(zhuǎn)換電路單元將信號(hào)轉(zhuǎn)換為二進(jìn)制數(shù)字量,通過(guò)所述可編程邏輯處理單元控制Α/D的采樣頻率,通過(guò)網(wǎng)口通信單元實(shí)現(xiàn)與數(shù)據(jù)分析軟件模塊的數(shù)據(jù)交換,通過(guò)數(shù)據(jù)分析軟件模塊進(jìn)行數(shù)據(jù)分析,得到振動(dòng)信號(hào)的時(shí)域曲線和頻譜圖。
2.根據(jù)權(quán)利要求1所述的一種高精度加速度信號(hào)檢測(cè)及分析裝置,其特征在于,所述信號(hào)檢測(cè)模塊的加速度傳感器單元與信號(hào)調(diào)理單元相連接,所述加速度傳感器單元包括一個(gè)靈敏度達(dá)到10_3g的壓電傳感器;所述信號(hào)調(diào)理單元包括放大器和濾波器。
3.根據(jù)權(quán)利要求1所述的一種高精度加速度信號(hào)檢測(cè)及分析裝置,其特征在于,所述數(shù)據(jù)處理模塊的濾波電路單元為一階無(wú)源低通濾波器;所述Α/D轉(zhuǎn)換電路單元包括一片16位的雙極性Α/D采樣芯片和一片高精度2.5V參考電源芯片;所述可編程邏輯處理單元的核心是一片F(xiàn)PGA芯片;所述數(shù)據(jù)存儲(chǔ)單元由可編程邏輯控制單元進(jìn)行讀寫(xiě),緩存16位的A/D轉(zhuǎn)換數(shù)據(jù),數(shù)據(jù)存儲(chǔ)單元的容量達(dá)到512K。
4.根據(jù)權(quán)利要求1所述的一種高精度加速度信號(hào)檢測(cè)及分析裝置,其特征在于,所述數(shù)據(jù)分析軟件模塊的數(shù)據(jù)接收單元和指令發(fā)送單元用于設(shè)置網(wǎng)口通信的參數(shù);數(shù)據(jù)接收單元接收來(lái)自信號(hào)檢測(cè)模塊的可編程邏輯處理單元的Α/D轉(zhuǎn)換數(shù)據(jù);指令發(fā)送單元向信號(hào)檢測(cè)模塊的FPGA發(fā)送數(shù)據(jù)轉(zhuǎn)換控制指令。
5.根據(jù)權(quán)利要求1所述的一種高精度加速度信號(hào)檢測(cè)及分析裝置,其特征在于,所述數(shù)據(jù)分析軟件模塊的數(shù)據(jù)時(shí)域分析單元將接收到的Α/D轉(zhuǎn)換數(shù)據(jù)轉(zhuǎn)化為實(shí)際的振動(dòng)信號(hào)加速度值,得到加速度信號(hào)的時(shí)域曲線。
6.根據(jù)權(quán)利要求1所述的一種高精度加速度信號(hào)檢測(cè)及分析裝置,其特征在于,所述數(shù)據(jù)分析軟件模塊的數(shù)據(jù)頻域分析單元將接收到的Α/D轉(zhuǎn)換數(shù)據(jù)轉(zhuǎn)化為實(shí)際的振動(dòng)信號(hào)加速度值,得到功率譜。
全文摘要
一種高精度加速度信號(hào)檢測(cè)及分析裝置屬于信號(hào)檢測(cè)領(lǐng)域,目的在于解決現(xiàn)有技術(shù)存在的處理速度較慢、系統(tǒng)結(jié)構(gòu)復(fù)雜、程序設(shè)計(jì)不靈活的缺點(diǎn)。本發(fā)明包括信號(hào)檢測(cè)模塊、數(shù)據(jù)處理模塊和數(shù)據(jù)分析軟件模塊;所述信號(hào)檢測(cè)模塊包括加速度傳感器單元和信號(hào)調(diào)理單元;所述數(shù)據(jù)處理模塊包括濾波電路單元、A/D轉(zhuǎn)換電路單元、可編程邏輯處理單元、數(shù)據(jù)存儲(chǔ)單元和網(wǎng)口通信單元;所述數(shù)據(jù)分析軟件模塊數(shù)據(jù)接收單元、指令發(fā)送單元、數(shù)據(jù)時(shí)域分析單元和數(shù)據(jù)頻域分析單元。本發(fā)明通過(guò)可編程邏輯處理器FPGA實(shí)現(xiàn)了數(shù)據(jù)的快速處理,簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)設(shè)計(jì),增強(qiáng)了程序設(shè)計(jì)的靈活性,實(shí)現(xiàn)數(shù)據(jù)的快速通信;集數(shù)據(jù)采集、處理和分析為一體,提高系統(tǒng)的靈活性、可操作性。
文檔編號(hào)G01H11/06GK103207010SQ201310094748
公開(kāi)日2013年7月17日 申請(qǐng)日期2013年3月22日 優(yōu)先權(quán)日2013年3月22日
發(fā)明者李洪文, 鄧永停, 王建立, 張超 申請(qǐng)人:中國(guó)科學(xué)院長(zhǎng)春光學(xué)精密機(jī)械與物理研究所