一種在集成電路中測量導線電阻的方法
【專利摘要】本發(fā)明涉及半導體測試【技術領域】,具體涉及一種在集成電路中測量導線電阻的方法,在本發(fā)明提供的測試方法中,可采用電壓表測量兩個接觸點之間的電壓,然后使用探針接觸測量另外兩個接觸點的電流,盡管這種結構測量得到的電壓也包括接觸電阻電壓和導線電壓,但由于電壓表具有很高的阻值,所以通過電壓計的電流非常小,所以接觸電阻和導線電阻可以忽略不計,即測量的電壓值基本上等于電阻器兩端的電壓值,進而減少了測量誤差,提高了測量精度,從而更加有利于生產(chǎn)工藝的提高。
【專利說明】—種在集成電路中測量導線電阻的方法
【技術領域】
[0001]本發(fā)明涉及半導體測試【技術領域】,具體涉及一種在集成電路中測量導線電阻的方法。
【背景技術】
[0002]隨著技術的不斷進步,集成電路制造工藝要求日益提高,在集成電路的制造過程中,需要對晶圓的各個集成電路芯片周邊制造WAT (Wafer Acceptance Test,晶圓可接受測試)結構,在制造完成后再對WAT結構進行測試,如果在對WAT測試結構后,如果發(fā)現(xiàn)WAT結構有短路或漏電等其他失效的情況,則通過WAT結構進行失效分析以分析出現(xiàn)失效的原因,然后對制造工藝進行改進,從而提高生產(chǎn)工藝。
[0003]在半導體工藝中許多器件的重要參數(shù)和性能都與薄層電阻有關,為提高厚、薄膜集成電路和片式電阻的生產(chǎn)精度,需要使用設備儀器如探針臺、激光調阻機對其進行測試或修調。一般所用的測量儀器或設備都包含連接、激勵、測量和顯示單元,有時還有后期數(shù)據(jù)處理單元。采用不同的測量方法和不同的連接方式引入的測量誤差不同,得到的測量精度也不同。通常開關矩陣中繼電器觸點閉合電阻為I歐左右,F(xiàn)ET(Field-Effct-Transister,場效應晶體管)開關打開時的電阻為十幾歐,引線電阻為幾百毫歐。如何根據(jù)需要減少測量誤差是測試技術的關鍵之一。
[0004]在現(xiàn)有的測試技術中,方塊電阻由于容易受到接觸電阻的影響,所以很難特別準確的測量方塊電阻的阻值,而方塊電阻的阻值在集成電路工藝中是一個非常重要的參數(shù),一般的做法是通過增加測 試方塊電阻的數(shù)量求平均值來減小接觸電阻所造成的誤差,但這樣仍然造成不能滿足我們對測試結果的要求,針對這個問題我們通過將Kelvin測試結構引入到方塊電阻的阻值量測當中,對量測結果的準確性得到了進一步的提升。
[0005]圖1為現(xiàn)有技術中測試結構的示意圖,設W代表測試導線的寬度,L代表測試導線的長度,所以該測試導線的方塊數(shù)可以表示為SQR=L/W ;假設單位方塊電阻值為Rtl,即總的方塊電阻值可以表示為Rs=Rc^SQRt5在這種結構中電阻兩端有兩個探針接觸,每個接觸點既測量電阻兩端的電流值,也測量了電阻兩端的電壓值,所以總的電阻值為RT=V/I=RW+RC+R,其中Rw為導線的電阻值,R。為接觸電阻值,R為實際要測的電阻,顯然這樣量測出來的電阻值要比實際值偏大一些,所以后來通過增加量測的方塊數(shù)SQR,如圖2所示,通過多次測量后取平均值,這樣可以減小量測所造成的誤差,但是由于每次測量都還是包括導線的電阻值Rw和接觸電阻值&,并不能完全消除誤差,進而影響了測試的精確度。
[0006]英國物理學家開爾文發(fā)明的開爾文電橋(也稱為雙電橋),多用于大電流小電阻的測量,進一步提高測量精度?!伴_爾文”連接法定義如下:在模擬量測控線路的導線連接工藝中,對于每個被測或被控點都可視為“開接點”。從任何一個“開接點”的根部分別引出兩條導線,一條導線是施加大電流的明動線F線,導線的截面積要足夠大;另一條是測量(取樣)該“開接點”電位的檢測線S線。這兩條導線統(tǒng)稱為“雙連線”。被測控的“開接點"經(jīng)“雙連線”可遠矩離連接到與之相對應的具有“雙連線”的測控部件上。對于任何一個被測控對象,測童檢測的取樣點是兩個“開接點”間的電位差,合棄明動線上的數(shù)據(jù)不用(因誤差較大),僅以檢測線上的數(shù)據(jù)作為取樣值,則必然提高測量精度。以此種理論為基礎而產(chǎn)生的連接工藝方法就是“開爾文”連接法。(可參見數(shù)據(jù)通信2003年第5期劉強、徐志江的研究成果《提高測控精度的工藝方法一開爾文連接法》)
【發(fā)明內(nèi)容】
[0007]本發(fā)明根據(jù)現(xiàn)有技術的不足提供了一種在集成電路中測量導線電阻的方法,通過將Kelvin測試結構引入到WAT的導線電阻測試結構中以量測塊狀電阻,從而減少接觸電阻和導線電阻對測試準確性的影響,提高了測量的精度,進而有利于生產(chǎn)工藝的提高。
[0008]本發(fā)明采用的技術方案為:
[0009]一種在集成電路中測量導線電阻的方法,應用于WAT測試的測試電路中,包括需測試的所述導線和至少兩組焊墊組,每個所述焊墊組至少包括兩個焊墊,所述導線的一端電性連接至第一組焊墊組的每個焊墊電性上,另一端電性連接至第二組焊墊組的每個焊墊電性上,其中,包括以下步驟:
[0010]在第一組焊墊組中的任意一個焊墊和第二組焊墊組中的任意一個焊墊之間施加電壓,并測得一電壓值V;
[0011]然后在第一組焊墊組中的任意一個未用于施加電壓的焊墊和第二組焊墊組中的任意一個未施加電壓的焊墊之間進行電流測試,測得一電流值I;
[0012]貝U,該兩個焊墊組之間的導線的電阻=J。
[0013]上述的方法,其中,采用探針接觸所述未被施加電壓的焊墊進行電流測試以測得所述電流值。
[0014]上述的方法,其中,采用電壓表測量所述電壓V。
[0015]上述的方法,其中,施加電壓的兩個焊墊分別連接電性連接一檢測線。
[0016]上述的方法,其中,測電流的兩個焊墊分別電性連接一激勵線。
[0017]上述的方法,其中,所述測試導線包括多個方塊電阻。
[0018]上述的方法,在第一組中選取最靠近所述導線的一個焊墊作為電流檢測的一端,在第二組中選取最靠近所述導線的一個焊墊作為電流檢測的另一端,以測得所述電流值I。
[0019]上述的方法,在第一組中選取離所述導線最遠的一個焊墊作為施加電壓的一端,在第二組中選取離所述導線最遠的一個焊墊作為施加電壓的另一端,以施加所述電壓V。
[0020]本發(fā)明通過將Ke IV i η測試結構引入到WAT測試結構中,進而測試導線電阻,通過測量兩個焊墊之間的電壓,且測量電流采用另外兩個焊墊,盡管這種結構測量得到的電壓也包括接觸電阻電壓和導線電壓,但由于電壓表具有很高的阻值,所以通過電壓計的電流非常小,所以接觸電阻和導線電阻可以忽略不計,即測量的電壓值基本上等于電阻器兩端的電壓值,進而減少了測量誤差,提高了測量精度,從而更加有利于生產(chǎn)工藝的提高。
【專利附圖】
【附圖說明】
[0021]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述,本發(fā)明及其特征、夕卜形和優(yōu)點將會變得更明顯。在全部附圖中相同的標記指示相同的部分。并未刻意按照比例繪制附圖,重點在于示出本發(fā)明的主旨。
[0022]圖1為傳統(tǒng)技術中測試結構的示意圖;
[0023]圖2為在傳統(tǒng)測試結構增加量測方塊的測量結構的示意圖;
[0024]圖3為Kelvin測試結構的示意圖;
[0025]圖4為本發(fā)明提供的一種電阻測試方法的流程圖;
[0026]圖5為本發(fā)明提供的測試結構的局部示意圖;
[0027]圖6為本發(fā)明提供的測試結構的電路圖。
【具體實施方式】
[0028]下面結合附圖對本發(fā)明的【具體實施方式】作進一步的說明:
[0029]如圖3所示,每個測試點都有一條激勵線F和一條檢測線S,二者嚴格分開,各自構成獨立的回路;同時要求S線必須接到一個有極高輸入阻抗的測試回路上,使流過檢測線S的電流極小,近似為零。
[0030]圖中r表示引線電阻和探針與測試點的接觸電阻之和。由于流過測試回路的電流為零,在r3,r4上的壓降也為零,而激勵電流I在rl,r2上的壓降不影響I在被測電阻上的壓降,所以電壓表可以準確測出Ri兩端的電壓值,從而準確測出Ri的阻值。測試結果和r無關,有效的減小了量測誤差。
[0031]圖4為本發(fā)明提供的一種測試方法的流程圖;具體包括以下步驟:
[0032]步驟S1:提供一 WAT測試結構,包括所需的測試導線和至少兩個焊墊組,每個焊墊組包括至少兩個焊墊,其中,每個焊墊組至少包括兩個焊墊(作為I/O端口的焊墊(Pad)),導線的一端電性連接至第一組焊墊組的每個焊墊電性上,導線的另一端電性連接至第二組焊墊組的每個焊墊電性上。在一些實施例中,第一、第二焊墊組各自連接到需測試電阻值的導線的兩端的互聯(lián)線的截面面積,要大于需測試電阻值的導線的截面面積,相當于前者比后者要粗一些。
[0033]步驟S2:于任意選擇兩個焊墊組中各選擇一個焊墊并在兩個焊點之間施加電壓,利用電壓表測得電壓V,其中,測試導線與施加電壓的兩個焊墊分別連接有一檢測線S。
[0034]步驟S3:然后在該兩個焊墊組中各選取一個未被施加電壓的焊墊,利用探針測試該兩個焊墊之間的電流,測得電流I ;其中,測試導線與測量電流的兩個焊墊分別連接有一激勵線F。
[0035]步驟S4:將測得的電壓和電流代入下列公式,得出兩個焊墊組之間的測試導線的電阻,即:"s = 了。
[0036]由于測試的電流路徑不發(fā)生改變,但是測量電壓采用另外兩個接觸點,盡管這種結構測量得到的電壓也包括接觸電阻電壓和導線電壓,但由于電壓表具有很高的阻值,所以通過電壓計的電流非常小,所以接觸電阻和導線電阻可以忽略不計,即測量的電壓值基本上等于電阻器兩端的電壓值,從而減小測量的誤差,根據(jù)測量結果然后更好的改進生產(chǎn)工藝。
[0037]實施例一
[0038]圖3為本發(fā)明提供的測試結構的示意圖,圖4為本發(fā)明提供的電阻測試結構的局部示意圖,如圖所示,在該實施例中,包括兩個焊墊組Al、A2,焊墊組Al包括有兩個焊墊P1、P2,焊墊組A2包括兩個焊墊P3、P4,測試導線S分別與每個焊墊電性連接。[0039]在兩個焊墊組A1、A2分別任意選取一個焊墊Pl、P3,在焊墊Pl、P3之間施加電壓,并用電壓表測得焊墊P1、P3之間的電壓V ;
[0040]然后測量該兩個焊墊組中未被施加電壓的另外兩個焊墊P2、P4,并利用探針接觸測得電流I ;
[0041]利用公式i?S = |得出該兩個焊墊組之間的測試導線的電阻Rs。
[0042]實施例二
[0043]圖3為本發(fā)明提供的測試結構的示意圖,圖4為本發(fā)明提供的電阻測試結構的局部示意圖,包括兩個焊墊組Al、A2,焊墊組Al包括有兩個焊墊Pl、P2,焊墊組A2包括兩個焊墊P3、P4,測試導線分別與每個焊墊電性連接。
[0044]在兩個焊墊組A1、A2分別任意選取一個焊墊P2、P4,在焊墊P2、P4之間施加電壓,并用電壓表測得焊墊P2、P4之間的電壓V ;
[0045]然后測量該兩個焊墊組中未被施加電壓的兩個焊墊P1、P3,并利用探針接觸測得電流I ;
[0046]利用公式i?S = |得出該兩個焊墊組之間的測試導線的電阻RS。
[0047]實施例三
[0048]圖3為本發(fā)明提供的測試結構的示意圖,圖4為本發(fā)明提供的電阻測試結構的局部示意圖,包括兩個焊墊組Al、A2,焊墊組Al包括有兩個焊墊Pl、P2,焊墊組A2包括兩個焊墊P3、P4,測試導線分別與每個焊墊電性連接。
[0049]在兩個焊墊組A1、A2分別任意選取一個焊墊Pl、P4,在焊墊Pl、P4之間施加電壓,并用電壓表測得焊墊P1、P4之間的電壓V ;
[0050]然后測量該兩個焊墊組中未被施加電壓的兩個焊墊P2、P3,并利用探針接觸測得電流I ;
[0051]利用公式= ;得出該兩個焊墊組之間的測試導線的電阻RS。
[0052]本發(fā)明通過將Kelvin測試結構引入到WAT測試結構中,進而測試導線電阻,通過測量兩個焊墊之間的電壓,且測量電流采用另外兩個焊墊,盡管這種結構測量得到的電壓也包括接觸電阻電壓和導線電壓,但由于電壓表具有很高的阻值,所以通過電壓計的電流非常小,所以接觸電阻和導線電阻可以忽略不計,即測量的電壓值基本上等于電阻器兩端的電壓值,進而減少了測量誤差,提高了測量精度,從而更加有利于生產(chǎn)工藝的提高。
[0053]以上對本發(fā)明的較佳實施例進行了描述。需要理解的是,本發(fā)明并不局限于上述特定實施方式,其中未盡詳細描述的設備和結構應該理解為用本領域中的普通方式予以實施;任何熟悉本領域的技術人員,在不脫離本發(fā)明技術方案范圍情況下,都可利用上述揭示的方法和技術內(nèi)容對本發(fā)明技術方案作出許多可能的變動和修飾,或修改為等同變化的等效實施例,這并不影響本發(fā)明的實質內(nèi)容。因此,凡是未脫離本發(fā)明技術方案的內(nèi)容,依據(jù)本發(fā)明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾,均仍屬于本發(fā)明技術方案保護的范圍內(nèi)。
【權利要求】
1.一種在集成電路中測量導線電阻的方法,應用于WAT測試的測試電路中,包括需測試的導線和至少兩個焊墊組,每個所述焊墊組至少包括兩個焊墊,所述導線的一端電性連接至第一組焊墊組的每個焊墊電性上,所述導線的另一端電性連接至第二組焊墊組的每個焊墊電性上,其特征在于,包括以下步驟: 在第一組焊墊組中的任意一個焊墊和第二組焊墊組中的任意一個焊墊之間施加電壓,并測得一電壓值V; 在第一組焊墊組中的任意一個未被施加電壓的焊墊和第二組焊墊組中的任意一個未被施加電壓的焊墊之間進行電流測試,測得一電流值I; 貝U,該兩個焊墊組之間的導線的電阻Hs = J。
2.根據(jù)權利要求1所述的方法,其特征在于,采用探針接觸所述未被施加電壓的焊墊進行電流測試以測得所述電流值。
3.根據(jù)權利要求1所述的測量電阻的方法,其特征在于,采用電壓表測量所述電壓V。
4.根據(jù)權利要求1所述的方法,其特征在于,施加電壓的兩個焊墊分別電性連接一檢測線。
5.根據(jù)權利要求1所述的方法,其特征在于,測電流的兩個焊墊分別電性連接一激勵線。
6.根據(jù)權利要求1所述的方法,其特征在于,所述測試導線包括多個方塊電阻。
7.根據(jù)權利要求1所述的方法,在第一組中選取最靠近所述導線的一個焊墊作為電流檢測的一端,在第二組中選取最靠近所述導線的一個焊墊作為電流檢測的另一端,以測得所述電流值I。
8.根據(jù)權利要求1所述的方法,在第一組中選取離所述導線最遠的一個焊墊作為施加電壓的一端,在第二組中選取離所述導線最遠的一個焊墊作為施加電壓的另一端,以施加所述電壓V。
【文檔編號】G01R27/08GK103675459SQ201310631861
【公開日】2014年3月26日 申請日期:2013年11月29日 優(yōu)先權日:2013年11月29日
【發(fā)明者】韓增智, 劉景富, 王艷生 申請人:上海華力微電子有限公司