久久一区二区免费播放,国产在线欧美日韩一区二区,国产综合色在线视频,精品伊人久久久香线蕉,精品视频麻豆网站,玖玖国产,国内精品久久久久影,在线观看精品视频一区二区三区,午夜久久影院,国产精品一区久久

基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制裝置及其方法
【專利摘要】本發(fā)明公開了一種基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制裝置，包括：秒脈沖檢測電路：定時測量一次秒脈沖的周期Tpps，并根據(jù)秒脈沖的絕對周期值及連續(xù)兩次周期的相對變化值來判斷秒脈沖的有效性；偏差檢測電路：在秒脈沖上升沿時刻測量同步采樣脈沖的同步誤差ΔE；周期計(jì)算電路：使用秒脈沖的有效周期值Tpps與同步誤差ΔE的代數(shù)和對采樣頻率f作除法運(yùn)算，得到同步采樣脈沖的基準(zhǔn)周期T和余數(shù)R；脈沖輸出電路，使用本地計(jì)數(shù)器C計(jì)數(shù)，當(dāng)C≥T或C≥T+1時，產(chǎn)生一次新的同步采樣脈沖。本發(fā)明具有以下優(yōu)點(diǎn)：本發(fā)明的電路結(jié)構(gòu)簡單，成本低；同步采樣脈沖跟蹤秒脈沖的速度快，同步誤差??；同步采樣脈沖在秒脈沖之間分布均勻，動態(tài)誤差小。
【專利說明】基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制裝置及其方法
[0001]
【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及電力系統(tǒng)分布式測控設(shè)備對一次設(shè)備交流模擬或數(shù)字信號的采集與同步，【技術(shù)領(lǐng)域】屬工業(yè)測控領(lǐng)域。
【背景技術(shù)】
[0003]電力系統(tǒng)中有一些需要對來自一次設(shè)備的電流、電壓數(shù)據(jù)進(jìn)行時間相關(guān)組合的物理單元，如合并單元(MU)、同步相量測量裝置(PMU)等。此類設(shè)備接收來自不同電氣間隔的電子式電壓、電流互感器轉(zhuǎn)換的一次設(shè)備模擬量，在內(nèi)部實(shí)現(xiàn)采樣同步后供自身實(shí)現(xiàn)相應(yīng)測控功能，或?qū)⒉蓸又岛喜l(fā)送給繼電保護(hù)、測控、計(jì)量、錄波等設(shè)備使用。采樣值的同步性影響上述設(shè)備的性能甚至可靠性，對電力系統(tǒng)安全運(yùn)行的意義重大。
[0004]通常采樣同步通過2種方式實(shí)現(xiàn)，分別是給各電子互感器的采集器提供同步采樣脈沖；或者對來自不同電氣間隔的原始異步采樣值使用插值算法進(jìn)行重采樣處理。而不同設(shè)備之間的同步則依賴外部同步對時實(shí)現(xiàn):將全球定位系統(tǒng)(GPS)/北斗授時源輸出的同源的秒脈沖信號以點(diǎn)對點(diǎn)方式連接到各測控設(shè)備，各個測控設(shè)備的同步采樣脈沖均在秒脈沖上升沿時刻鎖定，并按照采樣頻率在兩次秒脈沖之間實(shí)現(xiàn)均勻的等時間間隔的采樣?；谕獠客綄r方式實(shí)現(xiàn)的采樣值同步很大程序上依賴于授時源信號的質(zhì)量，若授時源因鎖定衛(wèi)星信號或主、備授時源相互切換，則會導(dǎo)致輸出秒脈沖發(fā)生抖動，從而使采樣值無效，此時同步采樣脈沖應(yīng)快速平穩(wěn)地跟蹤秒脈沖信號并保持同步，同步誤差達(dá)到要求，縮短采樣值無效的時間。同時同步采樣脈沖在兩次秒脈沖之間達(dá)到均勻分布以保證采樣的等間隔性或重采樣計(jì)算的精確度。
[0005]

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是使用現(xiàn)場可編程門陣列(FPGA)電路設(shè)計(jì)一款適用于分布式測控設(shè)備的標(biāo)準(zhǔn)的同步采樣脈沖發(fā)生芯片。此芯片基于硬件實(shí)時地自學(xué)習(xí)秒脈沖的特征值，并參考同步采樣脈沖的同步誤差，通過硬件邏輯算法自適應(yīng)地實(shí)現(xiàn)同步采樣脈沖與秒脈沖的快速平穩(wěn)同步，以及同步采樣脈沖在秒脈沖之間均勻分布的功能。
[0007]本發(fā)明的技術(shù)方案是提供一種基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制裝置，其特征在于，其包括:
秒脈沖檢測電路:負(fù)責(zé)定時測量一次秒脈沖的周期Tpps，并根據(jù)秒脈沖的絕對周期值及連續(xù)兩次周期的相對變化值來判斷秒脈沖的有效性；
偏差檢測電路:負(fù)責(zé)在秒脈沖上升沿時刻測量同步采樣脈沖的同步誤差A(yù)E ；
周期計(jì)算電路:負(fù)責(zé)在秒脈沖有效的前提下使用秒脈沖的有效周期值Tpps與同步誤差Λ E的代數(shù)和對采樣頻率f作除法運(yùn)算，公式如下:，式中T為同步采樣脈沖的基準(zhǔn)周期，余數(shù)為R ；
脈沖輸出電路，負(fù)責(zé)使用本地計(jì)數(shù)器C計(jì)數(shù)，當(dāng)C > T或C > T+1時，產(chǎn)生一次新的同步采樣脈沖。
[0008]優(yōu)選的，自適應(yīng)動態(tài)同步采樣控制裝置還包括動態(tài)補(bǔ)償電路，所述余數(shù)R作為動態(tài)補(bǔ)償電路的輸入值。
[0009]優(yōu)選的，所述動態(tài)補(bǔ)償電路對同步采樣脈沖進(jìn)行計(jì)數(shù)，計(jì)數(shù)值記為N，該計(jì)數(shù)值在秒脈沖上升沿時刻復(fù)位為1，并累加至f ;當(dāng)補(bǔ)償不等式成立時，所述動態(tài)補(bǔ)償電路對同步
采樣脈沖周期進(jìn)行補(bǔ)償，所述補(bǔ)償不等式為=RXN≥Qi (i=0,1,2,......，R)，其中:Q0=f,
Q i+1=Qi+f。 [0010]優(yōu)選的，計(jì)算同步采樣脈沖的基準(zhǔn)周期T的公式中，土符號的取舍由Λ E決定，當(dāng)ΛΕ〈Τ/2，取+，否則取_。
[0011]優(yōu)選的，所述偏差檢測電路采用在秒脈沖上升沿時刻記錄本地計(jì)數(shù)器C作為同步
誤差δε。
[0012]優(yōu)選的，所述秒脈沖檢測電路每秒測量一次秒脈沖的周期；當(dāng)同時滿足以下兩個條件時，該秒脈沖有效:
O該秒脈沖的絕對周期值在ls±30us范圍內(nèi)；
2)連續(xù)兩次秒脈沖的絕對周期值的差小于lus。
[0013]優(yōu)選的，所述秒脈沖檢測電路、偏差檢測電路、周期計(jì)算電路、脈沖輸出電路和動態(tài)補(bǔ)償電路均在FPGA內(nèi)部使用硬件描述語言Veri log HDL及數(shù)學(xué)運(yùn)算IP核進(jìn)行設(shè)計(jì)實(shí)現(xiàn)。
[0014]本發(fā)明還提供一種基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制方法，其特征在于:其包括以下步驟:
1)通過秒脈沖檢測電路定時測量一次秒脈沖的周期Tpps，并根據(jù)秒脈沖的絕對周期值及連續(xù)兩次周期的相對變化值來判斷秒脈沖的有效性；
2)通過偏差檢測電路在秒脈沖上升沿時刻測量同步采樣脈沖的同步誤差ΛΕ；
3)通過周期計(jì)算電路在秒脈沖有效的前提下使用秒脈沖的有效周期值Tpps與同步誤差Λ E的代數(shù)和對采樣頻率f作除法運(yùn)算，公式如下:，式中T為同步采樣脈沖的基準(zhǔn)周期，余數(shù)為R ；
4)通過脈沖輸出電路使用本地計(jì)數(shù)器C計(jì)數(shù)，當(dāng)C> T或C > T+1時，產(chǎn)生一次新的同步采樣脈沖。
[0015]優(yōu)選的，還包括以下步驟:
5)通過動態(tài)補(bǔ)償電路對同步采樣脈沖進(jìn)行計(jì)數(shù)，計(jì)數(shù)值記為N，該計(jì)數(shù)值在秒脈沖上升沿時刻復(fù)位為1，并累加至f ;當(dāng)補(bǔ)償不等式成立時，所述動態(tài)補(bǔ)償電路對同步采樣脈沖周期進(jìn)行補(bǔ)償，所述補(bǔ)償不等式為=RXN≥Qi (i=0,l,2,......，R)，其中:Qtl=LQw=Qff^
[0016]優(yōu)選的，計(jì)算同步采樣脈沖的基準(zhǔn)周期T的公式中，土符號的取舍由ΛΕ決定，當(dāng)ΛΕ〈Τ/2，取+，否則取-;所述秒脈沖檢測電路每秒測量一次秒脈沖的周期；當(dāng)同時滿足以下兩個條件時，該秒脈沖有效:
1)該秒脈沖的絕對周期值在ls±30us范圍內(nèi)；
2)連續(xù)兩次秒脈沖的絕對周期值的差小于Ius；
所述秒脈沖檢測電路、偏差檢測電路、周期計(jì)算電路、脈沖輸出電路和動態(tài)補(bǔ)償電路均在FPGA內(nèi)部使用硬件描述語言Verilog HDL及數(shù)學(xué)運(yùn)算IP核進(jìn)行設(shè)計(jì)實(shí)現(xiàn)。
[0017]本技術(shù)方案充分利用FPGA電路工作的實(shí)時性和并發(fā)性，利用內(nèi)部超大規(guī)模的可編程邏輯模塊(CLB)將復(fù)雜的計(jì)算與邏輯處理分解成多個功能電路模塊，各功能模塊之間并行工作且相互配合，用于測量秒脈沖的特征值、同步采樣脈沖的同步誤差，計(jì)算同步采樣脈沖的基準(zhǔn)周期，并通過動態(tài)補(bǔ)償算法實(shí)現(xiàn)同步采樣脈沖在秒脈沖之間的均勻分布。
[0018]這種基于FPGA使同步采樣脈沖快速平穩(wěn)地跟蹤外部秒脈沖并保持同步，同步條件下通過動態(tài)補(bǔ)償算法實(shí)現(xiàn)同步采樣脈沖在秒脈沖之間均勻分布的技術(shù)即為基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制方法。
[0019]本發(fā)明具有以下優(yōu)點(diǎn):
(1)本發(fā)明的電路結(jié)構(gòu)簡單，成本低；
(2)同步采樣脈沖跟蹤秒脈沖的速度快，同步誤差??；
(3 )同步采樣脈沖在秒脈沖之間分布均勻，動態(tài)誤差小。
【專利附圖】

【附圖說明】
[0020]圖1是本發(fā)明一種基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制裝置的原理框圖；
圖2是本發(fā)明的典型應(yīng)用。
【具體實(shí)施方式】
[0021 ] 下面對本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)的描述。
[0022]如圖1所示，本發(fā)明的一種基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制裝置根據(jù)功能劃分成秒脈沖檢測電路、偏差檢測電路、周期計(jì)算電路、動態(tài)補(bǔ)償電路及脈沖輸出電路。各種模塊電路在FPGA內(nèi)部使用硬件描述語言Verilog HDL及數(shù)學(xué)運(yùn)算IP核(IP即知識產(chǎn)權(quán)Intellectual Property,是已經(jīng)驗(yàn)證的、可重用的、具有某種確定功能的集成電路模塊)進(jìn)行設(shè)計(jì)實(shí)現(xiàn)，電路具有很強(qiáng)的可移植性和重用性，即本設(shè)計(jì)可以在稍作修改的情況下移植到不同F(xiàn)PGA廠商的產(chǎn)品上。
[0023]其工作原理為:秒脈沖檢測電路在秒脈沖上升沿時刻測量秒脈沖的周期，根據(jù)連續(xù)三次的測量結(jié)果判斷秒脈沖的有效性，決定周期測量值是否可用；同時在秒脈沖上升沿時刻測量同步采樣脈沖的同步誤差，為動態(tài)調(diào)整算法提供依據(jù)。上述的測量均使用高頻晶振時鐘實(shí)現(xiàn)，可以達(dá)到很高的測量精確度。在此基礎(chǔ)上，周期計(jì)算電路使用秒脈沖周期、同步誤差的代數(shù)和除以采樣頻率來計(jì)算同步采樣脈沖的基準(zhǔn)周期。由于晶振的頻率準(zhǔn)確度特性，由晶振測量的秒脈沖周期與標(biāo)稱值對應(yīng)值有偏差，所以運(yùn)用除法運(yùn)算得到同步采樣脈沖基準(zhǔn)周期的同時還會得到余數(shù)。動態(tài)補(bǔ)償電路將此余數(shù)在1秒內(nèi)補(bǔ)償?shù)酵讲蓸用}沖的周期中，補(bǔ)償算法使用余數(shù)和同步采樣脈沖的計(jì)數(shù)值實(shí)時地判斷累積誤差是否達(dá)到補(bǔ)償條件，動態(tài)地調(diào)整同步采樣秒沖的周期，實(shí)現(xiàn)同步采樣脈沖在秒脈沖之間的均勻分布，此過程中同步采樣秒沖的周期不發(fā)生抖動。最后脈沖輸出電路通過本地計(jì)數(shù)器同脈沖基準(zhǔn)周期以及周期補(bǔ)償值相比較，輸出同步采樣脈沖信號。
[0024]如圖2所示，虛線框中的內(nèi)容是本發(fā)明的一種基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制裝置。圖中的同步采樣脈沖IP模塊接收外部秒脈沖信號，經(jīng)過硬件邏輯算法處理后輸出與秒脈沖同步的同步采樣脈沖信號，此信號觸發(fā)電子式互感器的二次轉(zhuǎn)換器進(jìn)行模擬量采樣，同時保證DSP (即數(shù)字信號處理器Digital Signal Processor,是一種適合于進(jìn)行數(shù)字信號處理運(yùn)算的微處理器，其主要應(yīng)用是實(shí)時快速地實(shí)現(xiàn)各種數(shù)字信號處理算法)進(jìn)行插值重采樣的計(jì)算節(jié)拍，并且控制同步采樣值報文的等間隔均勻發(fā)送。
[0025]以上實(shí)施例僅為本發(fā)明其中的一種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對本發(fā)明專利范圍的限制。應(yīng)當(dāng)指出的是，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。因此，本發(fā)明專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
【權(quán)利要求】
1.一種基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制裝置，其特征在于，其包括:秒脈沖檢測電路:負(fù)責(zé)定時測量一次秒脈沖的周期Tpps，并根據(jù)秒脈沖的絕對周期值及連續(xù)兩次周期的相對變化值來判斷秒脈沖的有效性；偏差檢測電路:負(fù)責(zé)在秒脈沖上升沿時刻測量同步采樣脈沖的同步誤差ΛΕ ；周期計(jì)算電路:負(fù)責(zé)在秒脈沖有效的前提下使用秒脈沖的有效周期值Tpps與同步誤差Λ E的代數(shù)和對采樣頻率f作除法運(yùn)算，公式如下:，式中T為同步采樣脈沖的基準(zhǔn)周期，余數(shù)為R ；脈沖輸出電路，負(fù)責(zé)使用本地計(jì)數(shù)器C計(jì)數(shù)，當(dāng)C > T或C > T+1時，產(chǎn)生一次新的同步采樣脈沖。
2.根據(jù)權(quán)利要求1所述的基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制裝置，其特征在于，自適應(yīng)動態(tài)同步采樣控制裝置還包括動態(tài)補(bǔ)償電路， 所述余數(shù)R作為動態(tài)補(bǔ)償電路的輸入值。
3.根據(jù)權(quán)利要求2所述的基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制裝置，其特征在于，所述動態(tài)補(bǔ)償電路對同步采樣脈沖進(jìn)行計(jì)數(shù)，計(jì)數(shù)值記為N，該計(jì)數(shù)值在秒脈沖上升沿時刻復(fù)位為1，并累加至f;當(dāng)補(bǔ)償不等式成立時，所述動態(tài)補(bǔ)償電路對同步采樣脈沖周期進(jìn)行補(bǔ)償，所述補(bǔ)償不等式為:RXN≥Qi; i=0,l,2,......，R，其中:Q0=f，Q i+1=Qi+f。
4.根據(jù)權(quán)利要求3所述的基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制裝置，其特征在于，計(jì)算同步采樣脈沖的基準(zhǔn)周期T的公式中，土符號的取舍由ΛΕ決定，當(dāng)ΔΕσΛ，取+，否則取_。
5.根據(jù)權(quán)利要求4所述的基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制裝置，其特征在于，所述偏差檢測電路采用在秒脈沖上升沿時刻記錄本地計(jì)數(shù)器C作為同步誤差ΛΕ。
6.根據(jù)權(quán)利要求5所述的基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制裝置，其特征在于，所述秒脈沖檢測電路每秒測量一次秒脈沖的周期；當(dāng)同時滿足以下兩個條件時，該秒脈沖有效:1)該秒脈沖的絕對周期值在ls±30us范圍內(nèi)；2)連續(xù)兩次秒脈沖的絕對周期值的差小于lus。
7.根據(jù)權(quán)利要求2-6其中之一所述的基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制裝置，其特征在于，所述秒脈沖檢測電路、偏差檢測電路、周期計(jì)算電路、脈沖輸出電路和動態(tài)補(bǔ)償電路均在FPGA內(nèi)部使用硬件描述語言Verilog HDL及數(shù)學(xué)運(yùn)算IP核進(jìn)行設(shè)計(jì)實(shí)現(xiàn)。
8.一種基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制方法，其特征在于:其包括以下步驟:1)通過秒脈沖檢測電路定時測量一次秒脈沖的周期Tpps，并根據(jù)秒脈沖的絕對周期值及連續(xù)兩次周期的相對變化值來判斷秒脈沖的有效性；2)通過偏差檢測電路在秒脈沖上升沿時刻測量同步采樣脈沖的同步誤差ΛΕ；3)通過周期計(jì)算電路在秒脈沖有效的前提下使用秒脈沖的有效周期值Tpps與同步誤差Λ E的代數(shù)和對采樣頻率f作除法運(yùn)算，公式如下:，式中T為同步采樣脈沖的基準(zhǔn)周期，余數(shù)為R ；4)通過脈沖輸出電路使用本地計(jì)數(shù)器C計(jì)數(shù)，當(dāng)C> T或C > T+1時，產(chǎn)生一次新的同步采樣脈沖。
9.根據(jù)權(quán)利要求8所述的基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制方法，其特征在于，還包括以下步驟: 5)通過動態(tài)補(bǔ)償電路對同步采樣脈沖進(jìn)行計(jì)數(shù)，計(jì)數(shù)值記為N，該計(jì)數(shù)值在秒脈沖上升沿時刻復(fù)位為1，并累加至f ;當(dāng)補(bǔ)償不等式成立時，所述動態(tài)補(bǔ)償電路對同步采樣脈沖周期進(jìn)行補(bǔ)償，所述補(bǔ)償不等式為=RXN≥Qi, i=0,l,2,......，R，其中:Q0=f，Q i+1=QJf。
10.根據(jù)權(quán)利要求9所述的基于秒脈沖的自適應(yīng)動態(tài)同步采樣控制方法，其特征在于，計(jì)算同步采樣脈沖的基準(zhǔn)周期T的公式中，土符號的取舍由ΛΕ決定，當(dāng)AECIV^取+，否則取-;所述秒脈沖檢測電路每秒測量一次秒脈沖的周期；當(dāng)同時滿足以下兩個條件時，該秒脈沖有效: 1)該秒脈沖的絕對周期值在ls±30us范圍內(nèi)； 2)連續(xù)兩次秒脈沖的絕對周期值的差小于1us； 所述秒脈沖檢測電路、偏差檢測電路、周期計(jì)算電路、脈沖輸出電路和動態(tài)補(bǔ)償電路均在FPGA內(nèi)部使用硬件描述語言Verilog HDL及數(shù)學(xué)運(yùn)算IP核進(jìn)行設(shè)計(jì)實(shí)現(xiàn)。
【文檔編號】G01R19/00GK103713552SQ201310713382
【公開日】2014年4月9日 申請日期:2013年12月23日 優(yōu)先權(quán)日:2013年12月23日
【發(fā)明者】姜雷, 周華良, 謝黎, 胡國, 宋斌 申請人:國電南瑞科技股份有限公司, 國電南瑞南京控制系統(tǒng)有限公司