一種混疊航管應(yīng)答信號產(chǎn)生設(shè)備的制作方法
【專利摘要】本實用新型涉及航管二次雷達【技術(shù)領(lǐng)域】,本實用新型公開了一種混疊航管應(yīng)答信號產(chǎn)生設(shè)備,其具體包括計算機、信號處理器、發(fā)射器和接收器,所述計算機通過網(wǎng)口連接信號處理器,所述信號處理器通過無線電天線接口連接發(fā)射器,信號處理器連接接收器,所述發(fā)射器和接收器均通過無線電天線接口連接航管二次雷達詢問機。通過這一個設(shè)備,實現(xiàn)了混疊航管應(yīng)答信號的準確產(chǎn)生,與現(xiàn)有技術(shù)中采用多臺微波矢量源產(chǎn)生混疊航管應(yīng)答信號的技術(shù)方案相比,其測試成本顯著降低,同時其混疊信號都是信號處理器根據(jù)設(shè)置好的每路信號的參數(shù)直接生成,不存在矢量源不同源的問題以及難以實現(xiàn)空間不同到達時間的信號的問題,控制精度也顯著提高。
【專利說明】一種混疊航管應(yīng)答信號產(chǎn)生設(shè)備
【技術(shù)領(lǐng)域】
[0001] 本實用新型屬于航管二次雷達【技術(shù)領(lǐng)域】,尤其涉及一種混疊航管應(yīng)答信號產(chǎn)生設(shè) 備。
【背景技術(shù)】 [0002]
[0003] 在空管監(jiān)視領(lǐng)域,隨著空中飛機的增多,空間電磁環(huán)境日益復雜,應(yīng)答信號交織的 情況非常普遍,嚴重影響著地面站對空域目標的正常監(jiān)視。因此,解交織能力成為航管地面 詢問機的重要指標,對其解交織能力的檢測也變得十分重要。
[0004] 現(xiàn)有技術(shù)中一般通過搭建混疊航管應(yīng)答信號測試系統(tǒng),對航管二次雷達詢問機的 解交織能力進行測試。傳統(tǒng)的測試系統(tǒng)大多采用多臺微波矢量源合成信號的方式產(chǎn)生混 疊航管應(yīng)答信號,這種方式存在以下幾個問題:第一、需采用多臺微波矢量源,通過功合的 方式實現(xiàn)信號混疊,混疊的信號數(shù)越多,所需的矢量源就越多,導致搭建測試系統(tǒng)的成本很 高。第二、多路信號合成時,由于微波矢量源不同源,難以實現(xiàn)對各路信號相對相位的控制。 第三、在模擬空間不同到達時間的信號時,難以精確控制每臺微波矢量源輸出信號的時間。 實用新型內(nèi)容
[0005] 本實用新型的目的是針對現(xiàn)有技術(shù)中采用多臺微波矢量源產(chǎn)生混疊航管應(yīng)答信 號出現(xiàn)的成本高、控制精度差的技術(shù)問題,本實用新型公開了一種混疊航管應(yīng)答信號產(chǎn)生 設(shè)備。
[0006] 本實用新型的目的通過下述技術(shù)方案來實現(xiàn):
[0007] -種混疊航管應(yīng)答信號產(chǎn)生設(shè)備,其具體包括計算機、信號處理器、發(fā)射器和接收 器,所述計算機通過網(wǎng)口連接信號處理器,所述信號處理器通過無線電天線接口連接發(fā)射 器,信號處理器連接接收器,所述發(fā)射器和接收器均通過無線電天線接口連接航管二次雷 達詢問機。
[0008] 更進一步地,上述信號處理器包括數(shù)字信號處理器、可編程邏輯控制器、動態(tài)隨機 存儲器和數(shù)模變換器,所述可編程邏輯控制器分別與數(shù)字信號處理器和數(shù)模變換器連接, 所述數(shù)字信號處理器通過存儲器接口連接動態(tài)隨機存儲器。
[0009] 更進一步地,上述數(shù)字信號處理器為TI TMS320C6455 DSP。
[0010] 更進一步地,上述可編程邏輯控制器為Xilinx XC5VSX50T FPGA。
[0011] 更進一步地,上述動態(tài)隨機存儲器為MT47H32M16HR DDR。
[0012] 更進一步地,上述數(shù)模變換器為AD9957。
[0013] 更進一步地,上述無線電天線接口為SMA接口。
[0014] 通過采用以上技術(shù)方案,本實用新型具有以下有益效果:通過上述一個設(shè)備,實現(xiàn) 了混疊航管應(yīng)答信號的準確產(chǎn)生,與現(xiàn)有技術(shù)中采用多臺微波矢量源產(chǎn)生混疊航管應(yīng)答信 號的技術(shù)方案相比,其測試成本顯著降低,同時其混疊信號都是信號處理器根據(jù)設(shè)置好的 每路信號的參數(shù)直接生成,不存在矢量源不同源的問題以及難以實現(xiàn)空間不同到達時間的 信號的問題,控制精度也顯著提高。
【專利附圖】
【附圖說明】
[0015] 圖1為本實用新型的混疊航管應(yīng)答信號產(chǎn)生設(shè)備的結(jié)構(gòu)示意圖。
【具體實施方式】
[0016] 為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白,以下結(jié)合說明書附圖 及具體實施例,對本實用新型進行進一步詳細說明。應(yīng)當理解,此處所描述的具體實施例僅 僅用以解釋本實用新型,并不用于限定本實用新型。
[0017] 圖1為本實用新型的混疊航管應(yīng)答信號產(chǎn)生設(shè)備的結(jié)構(gòu)示意圖。本實用新型公開 了一種混疊航管應(yīng)答信號產(chǎn)生設(shè)備,其具體包括計算機、信號處理器、發(fā)射器和接收器,所 述計算機通過網(wǎng)口連接信號處理器,所述信號處理器通過無線電天線接口連接發(fā)射器,信 號處理器連接接收器,所述發(fā)射器和接收器均通過無線電天線接口(無線電天線接口可以 是SMA接口是Sub-Miniature-A的簡稱)連接航管二次雷達詢問機。
[0018] 其中接收器用于接收航管二次雷達詢問機發(fā)出的詢問信號,并將詢問信號發(fā)送給 信號處理器進行處理,當接收器接收到有效的詢問信號時,向信號處理器發(fā)送觸發(fā)信號,實 現(xiàn)詢問和應(yīng)答信號的同步。信號處理器接收到詢問信號后通知計算機完成混疊信號的參數(shù) 設(shè)置,計算機根據(jù)每種測試的需要完成相應(yīng)的混疊信號的參數(shù)設(shè)置,設(shè)置的參數(shù)包括但不 限于每路信號的格式、幅度、相位、調(diào)制方式和各路信號間的相對延遲、基帶信號采樣率等。 計算機完成參數(shù)設(shè)置后,信號處理器根據(jù)設(shè)置的混疊信號的參數(shù),生成混疊應(yīng)答信號,混疊 應(yīng)答信號經(jīng)SMA接口送至發(fā)射器,通過發(fā)射器發(fā)送給航管二次雷達詢問機。通過上述一個 設(shè)備,實現(xiàn)了混疊航管應(yīng)答信號的準確產(chǎn)生,與現(xiàn)有技術(shù)中采用多臺微波矢量源產(chǎn)生混疊 航管應(yīng)答信號的技術(shù)方案相比,其測試成本顯著降低,同時其混疊信號都是信號處理器根 據(jù)設(shè)置好的每路信號的參數(shù)直接生成,不存在矢量源不同源的問題以及難以實現(xiàn)空間不同 到達時間的信號的問題,控制精度也顯著提高。
[0019] 其中計算機根據(jù)每種測試的需要完成相應(yīng)的混疊信號的參數(shù)設(shè)置,設(shè)置的參數(shù)包 括但不限于每路信號的格式、幅度、相位、調(diào)制方式和各路信號間的相對延遲、基帶信號采 樣率等。計算機完成參數(shù)設(shè)置后,信號處理器根據(jù)設(shè)置的混疊信號的參數(shù),生成混疊應(yīng)答信 號。接收器用于接收航管二次雷達詢問機發(fā)出的詢問信號,并對詢問信號進行解調(diào)和譯碼 處理,當接收器接收到有效的詢問信號時,向信號處理器發(fā)送觸發(fā)信號,用以實現(xiàn)詢問和應(yīng) 答信號的同步。信號處理器接收到觸發(fā)信號后將生成的混疊應(yīng)答信號經(jīng)SMA接口送至發(fā)射 器,通過發(fā)射器發(fā)送給航管二次雷達詢問機。通過上述一個設(shè)備,實現(xiàn)了混疊航管應(yīng)答信號 的準確產(chǎn)生,與現(xiàn)有技術(shù)中采用多臺微波矢量源產(chǎn)生混疊航管應(yīng)答信號的技術(shù)方案相比, 其測試成本顯著降低,同時其混疊信號都是信號處理器根據(jù)設(shè)置好的每路信號的參數(shù)直接 生成,不存在矢量源不同源的問題以及難以實現(xiàn)空間不同到達時間的信號的問題,控制精 度也顯著提高。
[0020] 更進一步地,上述信號處理器包括數(shù)字信號處理器、可編程邏輯控制器、動態(tài)隨機 存儲器和數(shù)模變換器,所述可編程邏輯控制器分別與數(shù)字信號處理器和數(shù)模變換器連接, 所述數(shù)字信號處理器通過存儲器接口連接動態(tài)隨機存儲器。數(shù)字信號處理器可以為DSP, DSP (digital singnal processor)是一種獨特的微處理器,是以數(shù)字信號來處理大量信息 的器件。其工作原理是接收模擬信號,轉(zhuǎn)換為0或1的數(shù)字信號,再對數(shù)字信號進行修改、刪 除和強化。DSP的千兆網(wǎng)口與計算機連接進行通信,獲取計算機設(shè)置的混疊信號參數(shù)。DSP 先根據(jù)設(shè)置的混疊信號數(shù)量、每路信號的格式、幅度和調(diào)制方式,產(chǎn)生多路中頻信號數(shù)據(jù), 然后根據(jù)設(shè)置的各路信號的相對相位和相對延遲對多路中頻信號數(shù)據(jù)進行疊加計算,產(chǎn)生 所需的混疊信號,最后對混疊信號進行數(shù)字正交下變頻處理將混疊信號數(shù)據(jù)轉(zhuǎn)換為基帶I、 Q數(shù)據(jù),并通過存儲器接口將數(shù)據(jù)存儲到動態(tài)隨機存儲器DDR中。數(shù)字信號處理器可以采 用ΤΙ TMS320C6455 DSP來實現(xiàn)??删幊踢壿嬁刂破骺梢詾镕PGA,F(xiàn)PGA接收接收器送來的 觸發(fā)信號,如果檢測到有效的觸發(fā)信號,則中斷DSP從DDR中讀取基帶I、Q數(shù)據(jù)。FPGA將 數(shù)據(jù)通過接口送給數(shù)模變換器,本實用新型中的數(shù)模變換器可以為AD9957, AD9957收到數(shù) 據(jù)后對數(shù)據(jù)進行I、Q調(diào)制,產(chǎn)生模擬中頻混疊應(yīng)答信號,模擬中頻混疊應(yīng)答信號經(jīng)SMA接口 送至發(fā)射器。其中 FPGA 可以為 Xilinx XC5VSX50T FPGA,DDR 可以為 MT47H32M16HR DDR。
[0021] 接收器通過射頻線纜實時接收地面航管二次雷達詢問機發(fā)射的1030MHz詢問信 號,對信號進行解調(diào)處理,當接收到有效的詢問信號時,向信號處理器發(fā)送觸發(fā)信號,用以 實現(xiàn)詢問和應(yīng)答信號的同步。
[0022] 發(fā)射器對信號處理器產(chǎn)生的模擬中頻混疊應(yīng)答信號上變頻至1090MHz,線性放大 至所需功率后通過射頻線纜發(fā)送給航管二次雷達詢問機。
[0023] 上述的實施例中所給出的系數(shù)和參數(shù),是提供給本領(lǐng)域的技術(shù)人員來實現(xiàn)或使用 本實用新型的,本實用新型并不限定僅取前述公開的數(shù)值,在不脫離本實用新型的實用新 型思想的情況下,本領(lǐng)域的技術(shù)人員可以對上述實施例作出種種修改或調(diào)整,因而本實用 新型的保護范圍并不被上述實施例所限,而應(yīng)該是符合權(quán)利要求書提到的創(chuàng)新性特征的最 大范圍。
【權(quán)利要求】
1. 一種混疊航管應(yīng)答信號產(chǎn)生設(shè)備,其特征在于具體包括計算機、信號處理器、發(fā)射器 和接收器,所述計算機通過網(wǎng)口連接信號處理器,所述信號處理器通過無線電天線接口連 接發(fā)射器,信號處理器連接接收器,所述發(fā)射器和接收器均通過無線電天線接口連接航管 二次雷達詢問機;所述信號處理器包括數(shù)字信號處理器、可編程邏輯控制器、動態(tài)隨機存儲 器和數(shù)模變換器,所述可編程邏輯控制器分別與數(shù)字信號處理器和數(shù)模變換器連接,所述 數(shù)字信號處理器通過存儲器接口連接動態(tài)隨機存儲器。
2. 如權(quán)利要求1所述的混疊航管應(yīng)答信號產(chǎn)生設(shè)備,其特征在于所述數(shù)字信號處理器 為 TI TMS320C6455 DSP。
3. 如權(quán)利要求2所述的混疊航管應(yīng)答信號產(chǎn)生設(shè)備,其特征在于所述可編程邏輯控制 器為 Xilinx XC5VSX50T FPGA。
4. 如權(quán)利要求3所述的混疊航管應(yīng)答信號產(chǎn)生設(shè)備,其特征在于所述動態(tài)隨機存儲器 為 MT47H32M16HR DDR。
5. 如權(quán)利要求4所述的混疊航管應(yīng)答信號產(chǎn)生設(shè)備,其特征在于所述數(shù)模變換器為 AD9957。
6. 如權(quán)利要求5所述的混疊航管應(yīng)答信號產(chǎn)生設(shè)備,其特征在于所述無線電天線接口 為SMA接口。
【文檔編號】G01S13/74GK203894407SQ201320870141
【公開日】2014年10月22日 申請日期:2013年12月27日 優(yōu)先權(quán)日:2013年12月27日
【發(fā)明者】付俊森, 朱潤濤, 鄧興 申請人:四川九洲電器集團有限責任公司