一種基于ft3接口的數(shù)字電能表的校驗裝置制造方法
【專利摘要】本發(fā)明公開了一種基于FT3接口的數(shù)字電能表的校驗裝置,包括:A/D采集模塊、DSP處理模塊、FPGA協(xié)處理模塊、RS232通信模塊、光電轉(zhuǎn)換模塊;所述A/D采集模塊、DSP處理模塊、FPGA協(xié)處理模塊和光電轉(zhuǎn)換模塊,依次連接,所述RS232通信模塊與DSP處理模塊相連。可以實現(xiàn)虛擬檢定,虛負(fù)荷檢定等多種校驗?zāi)J?,兼?0044-7/8以及《DL/T282-2012合并單元技術(shù)條件》里的協(xié)議,可以全面考核數(shù)字化電能表的通信功能和容錯能力。本發(fā)明的數(shù)字電能表的校驗裝置設(shè)計合理,結(jié)構(gòu)簡單,開發(fā)周期短,使用簡單方便,可擴(kuò)展性強(qiáng),方便現(xiàn)場及實驗室的檢測工作,滿足未來數(shù)字化變電站技術(shù)升級的需要。
【專利說明】—種基于FT3接口的數(shù)字電能表的校驗裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種基于FT3接口的數(shù)字電能表的校驗裝置,屬于電能儀表【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]在智能電網(wǎng)的發(fā)展中,智能變電站是智能電網(wǎng)的重要組成部分之一,而電能計量裝置承擔(dān)電網(wǎng)貿(mào)易結(jié)算和內(nèi)部經(jīng)濟(jì)指標(biāo)考核,為適應(yīng)電力系統(tǒng)數(shù)字化發(fā)展的需要,基于IEC60044-7/8等通信協(xié)議的數(shù)字化電力系統(tǒng)得到了越來越多的應(yīng)用,與此相應(yīng)的全數(shù)字化電能計量系統(tǒng)也應(yīng)運而生。全數(shù)字化電能計量系統(tǒng)的核心是數(shù)字化的電能表。與傳統(tǒng)機(jī)械式、電子式電能表的最大的不同在于數(shù)字式電能表的信號輸入是通過電子式互感器或者合并單元輸出全數(shù)字信號,采用規(guī)定的標(biāo)準(zhǔn)通信協(xié)議進(jìn)行傳輸?shù)模鴻C(jī)械式、電子式電能表信號輸入的是傳統(tǒng)的模擬量,因此,數(shù)字化電能表的檢定方式與傳統(tǒng)的電能表不同。
[0003]在智能變電站內(nèi),數(shù)字化電能表已經(jīng)得到了大量的運用,這對數(shù)字化電能表的校驗提出了要求,而目前的市場上的校驗裝置,基本上只能檢定采用IEC61850-9-1或者IEC61850-9-2/LE通信協(xié)議的數(shù)字式電能表,因此,開發(fā)出適應(yīng)智能電網(wǎng)發(fā)展,適用于基于IEC60044-7/8的通信協(xié)議的數(shù)字電能表的校驗裝置成為迫切之需。
[0004]FT3是IEC60044-7/8標(biāo)準(zhǔn)中規(guī)定的幀格式,它是由國際電工委員會(IEC)制定出的電子式互感器標(biāo)準(zhǔn),IEC 60044-7/8對電子式互感器的數(shù)字輸出作出了統(tǒng)一規(guī)范。電子式互感器是電力系統(tǒng)中的重要設(shè)備,現(xiàn)階段很多數(shù)字化電能表都支持FT3的光數(shù)字信號接入,F(xiàn)T3在電力系統(tǒng)中的應(yīng)用也非常的廣泛。
【發(fā)明內(nèi)容】
[0005]目的:為了克服現(xiàn)有技術(shù)中存在的不足,本發(fā)明提供一種基于FT3接口的數(shù)字電能表的校驗裝置,通過虛擬檢定,虛負(fù)荷檢定等多種校驗?zāi)J?,可以對智能變電站中采用IEC60044-7/8以及符合《DL/T 282-2012合并單元技術(shù)條件》等的FT3通信協(xié)議的數(shù)字式電能表進(jìn)行準(zhǔn)確度的校驗。
[0006]技術(shù)方案:為解決上述技術(shù)問題,本發(fā)明采用的技術(shù)方案為:
一種基于FT3接口的數(shù)字電能表的校驗裝置,其特征在于,包括:A/D采集模塊、DSP處理模塊、FPGA協(xié)處理模塊、RS232通信模塊、光電轉(zhuǎn)換模塊;所述A/D采集模塊、DSP處理模塊、FPGA協(xié)處理模塊和光電轉(zhuǎn)換模塊,依次連接,所述RS232通信模塊與DSP處理模塊相連。
[0007]所述的一種基于FT3接口的數(shù)字電能表的校驗裝置,其特征在于:所述A/D采集模塊在校驗裝置采用虛負(fù)荷檢定的時候,把輸入的三相交流電壓Ua、Ub、Uc以及三相交流電流la、lb、Ic變成數(shù)字量發(fā)送到DSP處理模塊。
[0008]所述的一種基于FT3接口的數(shù)字電能表的校驗裝置,其特征在于:所述DSP處理模塊主要用于和上位機(jī)軟件通信,接收A/D采集模塊的數(shù)字量信號,實現(xiàn)數(shù)字濾波算法以及重采樣算法,接收FT3接口的數(shù)字電能表的脈沖輸入,輸出數(shù)字量數(shù)據(jù)以及控制信號給FPGA協(xié)處理模塊;和/或,所述DSP處理模塊采用BF607。
[0009]所述的一種基于FT3接口的數(shù)字電能表的校驗裝置,其特征在于:FPGA協(xié)處理模塊接收DSP處理模塊的數(shù)字量數(shù)據(jù)以及控制信號,按照設(shè)定的速率,類型,模式來組幀打包,按設(shè)定的時序發(fā)送到光電轉(zhuǎn)換模塊;和/或,所述FPGA協(xié)處理模塊采用M2GL010。
[0010]所述的一種基于FT3接口的數(shù)字電能表的校驗裝置,其特征在于:所述光電轉(zhuǎn)換模塊把電信號轉(zhuǎn)成光信號發(fā)送到FT3接口的數(shù)字式電能表;和/或,所述光電轉(zhuǎn)換模塊為HFBR1414和邏輯門SN55451結(jié)合使用。
[0011 ] 所述的一種基于FT3接口的數(shù)字電能表的校驗裝置,其特征在于:所述RS232通信模塊負(fù)責(zé)DSP處理模塊與終端系統(tǒng)通信,然后通過上位機(jī)軟件配置系統(tǒng)參數(shù),傳輸誤差結(jié)果,控制檢驗過程;和/或,所述RS232通信模塊為MAX3232及光電隔離器結(jié)合使用。
[0012]所述的一種基于FT3接口的數(shù)字電能表的校驗裝置,其特征在于:所述校驗裝置可設(shè)定為同步FT3格式或者異步FT3格式,同步FT3格式傳輸比特速率為2.5Mbit/s,5.0Mbit/s,7.5Mbit/s, 10.0Mbit/s, 15.0Mbit/s,20.0Mbit/s 中的一種;異步 FT3 格式傳輸比特速率為 2Mbit/s,4Mbit/s,6Mbit/s,8Mbit/s,12Mbit/s, 16Mbit/s 中的一種。
[0013]有益效果:本發(fā)明提供的一種基于FT3接口的數(shù)字電能表的校驗裝置,可以實現(xiàn)虛擬檢定,虛負(fù)荷檢定等多種校驗?zāi)J?,兼?0044-7/8以及《DL/T 282-2012合并單元技術(shù)條件》里的協(xié)議,可以全面考核數(shù)字化電能表的通信功能和容錯能力。本發(fā)明的數(shù)字電能表的校驗裝置設(shè)計合理,結(jié)構(gòu)簡單,開發(fā)周期短,使用簡單方便,可擴(kuò)展性強(qiáng),方便現(xiàn)場及實驗室的檢測工作,滿足未來數(shù)字化變電站技術(shù)升級的需要。與現(xiàn)有技術(shù)相比,具有以下有益效果:能夠以一種簡單明了的結(jié)構(gòu)實現(xiàn)數(shù)字式電能表的精確檢驗,集成度高,可以簡化硬件和軟件的設(shè)計與實現(xiàn),兼容各種標(biāo)準(zhǔn)的FT3接口的數(shù)字式電能表,可以仿真測試進(jìn)行通信故障,時間控制能力強(qiáng),而且可擴(kuò)展性強(qiáng)和方便用戶使用。
【專利附圖】
【附圖說明】
[0014]圖1為本發(fā)明一種基于FT3接口的數(shù)字電能表的校驗裝置的系統(tǒng)框圖;
圖2為本發(fā)明的FT3同步通信數(shù)據(jù)流示意圖;
圖3為本發(fā)明的FT3異步通信數(shù)據(jù)流示意圖。
【具體實施方式】
[0015]下面結(jié)合附圖對本發(fā)明作更進(jìn)一步的說明。
[0016]如圖1所示,為一種基于FT3接口的數(shù)字電能表的校驗裝置,包括A/D采集模塊,DSP處理模塊,F(xiàn)PGA協(xié)處理模塊,RS232通信模塊,光電轉(zhuǎn)換模塊;所述A/D采集模塊、DSP處理模塊、FPGA協(xié)處理模塊和光電轉(zhuǎn)換模塊,依次連接,所述RS232通信模塊與DSP處理模塊相連。所述A/D采集模塊采用TI公司的24位ADS1278高精度低噪聲AD轉(zhuǎn)換芯片以及512倍過采樣技術(shù),提高模擬量轉(zhuǎn)換精度,減小系統(tǒng)誤差;所述DSP處理模塊采用ADI公司的BF607,該DSP處理器是高性能對稱雙核處理器,最大MAC運行速度可到2GHz,完全可以應(yīng)對數(shù)字式電能表各種校驗的需求;所述FPGA協(xié)處理模塊采用美高森美的IGL002系列的M2GL010,該FPGA采用差異化的成本和功率優(yōu)化的架構(gòu),提供了用于I/O擴(kuò)展、橋接和協(xié)處理的較低成本的高度集成優(yōu)質(zhì)功能。[0017]所述光電轉(zhuǎn)換模塊用HFBR1414及大功率邏輯門SN55451結(jié)合使用;所述RS232通信模塊采用MAX3232及光電隔離器結(jié)合使用;所述數(shù)字式電能表校驗裝置采用虛擬檢定以及虛負(fù)荷檢定等多種校驗?zāi)J健?br>
[0018]本發(fā)明的工作原理過程如下:當(dāng)采用虛負(fù)荷檢定的時候,A/D采集模塊外接精確度等級為0.05%的模擬功率源的三相交流電壓Ua、Ub、Uc以及三相交流電流la、lb、Ic,RS232通信模塊則接PC或者是工控機(jī),光電轉(zhuǎn)換模塊的光信號通過光纖接到數(shù)字式電能表的輸入,而數(shù)字式電能表的脈沖輸出接DSP處理模塊的脈沖輸入;上位機(jī)控制軟件通過RS232通信模塊對DSP處理模塊配置參數(shù),A/D采集模塊把模擬功率源輸出的模擬信號轉(zhuǎn)換成離散的數(shù)字量,然后采用SPORT接口形式把離散的數(shù)字量發(fā)送到DSP處理模塊,DSP模塊把這些接收到的數(shù)字量數(shù)據(jù)先經(jīng)過FIR數(shù)字濾波后,然后重采樣這些數(shù)字量一次后,以采樣后的三相交流電壓,三相交流電流的離散數(shù)字量為準(zhǔn),當(dāng)做發(fā)送給數(shù)字式電能表的三相交流電壓,三相交流電流的數(shù)字量數(shù)據(jù),DSP處理模塊把這些數(shù)字量信號存儲到緩存中,當(dāng)需要發(fā)送FT3幀數(shù)據(jù)的時候,DSP處理模塊就會發(fā)送一個觸發(fā)脈沖信號以及當(dāng)前幀的三相交流電壓,三相交流電流的離散數(shù)字量和控制命令到FPGA協(xié)處理模塊。按照IEC60044-7/8以及《DL/T 282-2012合并單元技術(shù)條件》中FT3數(shù)據(jù)幀格式的規(guī)定,當(dāng)FT3以同步方式傳輸數(shù)據(jù)流的時候,該數(shù)據(jù)流格式如圖2所示,該格式采用的是曼徹斯特編碼的方式,從低位轉(zhuǎn)為高位為二進(jìn)制“1”,從高位轉(zhuǎn)移到低位為二進(jìn)制“O” ;而當(dāng)FT3以異步方式傳輸數(shù)據(jù)流的時候,該數(shù)據(jù)流的格式如圖3所示,該格式采用工業(yè)標(biāo)準(zhǔn)的UART進(jìn)行異步串行通信,每個字節(jié)由11位組成,I個啟動位為“O ”,8個數(shù)據(jù)位,I個偶校驗位,I個停止位“I”;當(dāng)FPGA接收到觸發(fā)信號以及數(shù)字量的數(shù)據(jù)和控制命令后,會按照控制命令的要求把接收到的數(shù)據(jù)按照需要的幀格式,輸出模式,以及傳輸比特速率來發(fā)送數(shù)據(jù)流到光電轉(zhuǎn)換模塊,然后由光電轉(zhuǎn)換模塊把電信號轉(zhuǎn)換成光信號通過光纖輸出到數(shù)字式電能表;數(shù)字電能表按照相應(yīng)的功率積分算法進(jìn)行運算后輸出的被檢脈沖,然后DSP處理模塊接收被檢表所發(fā)出的電能脈沖,與重采樣后算出的標(biāo)準(zhǔn)電量進(jìn)行比較,從而得出被檢數(shù)字式電能表的誤差。
[0019]當(dāng)采用虛擬檢定模式的時候,則不需要模擬功率源輸出三相交流電壓Ua、Ub、Uc以及三相交流電流Ia,Ib、Ic到A/D采集模塊,DSP處理模塊采用采樣算法擬合出電流電壓波形數(shù)據(jù)的離散數(shù)字量,然后輸出給FPGA協(xié)處理模塊,而后通過光電轉(zhuǎn)換模塊傳遞給數(shù)字式電能表,數(shù)字式電能表則按照相應(yīng)的功率積分算法把接收到的電能轉(zhuǎn)換成脈沖給DSP處理模塊計算得出被檢數(shù)字式電能表的誤差。這種虛擬檢定的模式,本質(zhì)上是對傳輸誤碼率以及數(shù)字式電能表軟件算法設(shè)計的檢驗,作為一種全數(shù)字量的數(shù)據(jù)傳遞,受環(huán)境溫度或長期工作導(dǎo)致精度漂移的可能性也不復(fù)存在,其試驗結(jié)果具有很高的準(zhǔn)確度。
[0020]以上所述僅是本發(fā)明的優(yōu)選實施方式,應(yīng)當(dāng)指出:對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說,在不脫離本發(fā)明原理的前提下,還可以做出若干改進(jìn)和潤飾,這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種基于FT3接口的數(shù)字電能表的校驗裝置,其特征在于,包括:A/D采集模塊、DSP處理模塊、FPGA協(xié)處理模塊、RS232通信模塊、光電轉(zhuǎn)換模塊;所述A/D采集模塊、DSP處理模塊、FPGA協(xié)處理模塊和光電轉(zhuǎn)換模塊,依次連接,所述RS232通信模塊與DSP處理模塊相連。
2.根據(jù)權(quán)利要求1所述的一種基于FT3接口的數(shù)字電能表的校驗裝置,其特征在于:所述A/D采集模塊在校驗裝置采用虛負(fù)荷檢定的時候,把輸入的三相交流電壓Ua、Ub、Uc以及三相交流電流la、lb、Ic變成數(shù)字量發(fā)送到DSP處理模塊。
3.根據(jù)權(quán)利要求1所述的一種基于FT3接口的數(shù)字電能表的校驗裝置,其特征在于:所述DSP處理模塊主要用于和上位機(jī)軟件通信,接收A/D采集模塊的數(shù)字量信號,實現(xiàn)數(shù)字濾波算法以及重采樣算法,接收FT3接口的數(shù)字電能表的脈沖輸入,輸出數(shù)字量數(shù)據(jù)以及控制信號給FPGA協(xié)處理模塊;和/或,所述DSP處理模塊采用BF607。
4.根據(jù)權(quán)利要求1所述的一種基于FT3接口的數(shù)字電能表的校驗裝置,其特征在于:FPGA協(xié)處理模塊接收DSP處理模塊的數(shù)字量數(shù)據(jù)以及控制信號,按照設(shè)定的速率,類型,模式來組幀打包,按設(shè)定的時序發(fā)送到光電轉(zhuǎn)換模塊;和/或,所述FPGA協(xié)處理模塊采用M2GL010。
5.根據(jù)權(quán)利要求1所述的一種基于FT3接口的數(shù)字電能表的校驗裝置,其特征在于:所述光電轉(zhuǎn)換模塊把電信號轉(zhuǎn)成光信號發(fā)送到FT3接口的數(shù)字式電能表;和/或,所述光電轉(zhuǎn)換模塊為HFBR1414和邏輯門SN55451結(jié)合使用。
6.根據(jù)權(quán)利要求1所述的一種基于FT3接口的數(shù)字電能表的校驗裝置,其特征在于:所述RS232通信模塊負(fù)責(zé)DSP處理模塊與終端系統(tǒng)通信,然后通過上位機(jī)軟件配置系統(tǒng)參數(shù),傳輸誤差結(jié)果,控制檢驗過程;和/或,所述RS232通信模塊為MAX3232及光電隔離器結(jié)合使用。
7.根據(jù)權(quán)利要求1至6任一項所述的一種基于FT3接口的數(shù)字電能表的校驗裝置,其特征在于:所述校驗裝置可設(shè)定為同步FT3格式或者異步FT3格式,同步FT3格式傳輸比特速率為 2.5Mbit/s, 5.0Mbit/s, 7.5Mbit/s, 10.0Mbit/s, 15.0Mbit/s, 20.0Mbit/s 中的一種;異步 FT3 格式傳輸比特速率為 2Mbit/s,4Mbit/s,6Mbit/s,8Mbit/s,12Mbit/s, 16Mbit/s中的一種。
【文檔編號】G01R35/04GK103837854SQ201410057109
【公開日】2014年6月4日 申請日期:2014年2月20日 優(yōu)先權(quán)日:2014年2月20日
【發(fā)明者】段梅梅, 穆小星, 張健, 黃奇峰, 徐晴, 蔡奇新, 劉建, 沈秋英 申請人:國家電網(wǎng)公司, 江蘇省電力公司, 江蘇省電力公司電力科學(xué)研究院