久久一区二区免费播放,国产在线欧美日韩一区二区,国产综合色在线视频,精品伊人久久久香线蕉,精品视频麻豆网站,玖玖国产,国内精品久久久久影,在线观看精品视频一区二区三区,午夜久久影院,国产精品一区久久

數(shù)字熒光示波器隨機采樣擾相電路設(shè)計方法
【專利摘要】本發(fā)明屬電子測量儀器領(lǐng)域，本發(fā)明的數(shù)字熒光示波器隨機采樣擾相電路設(shè)計方法，包括如下步驟：（1）采用待測信號作為觸發(fā)源，當信號電平上升超過上升沿觸發(fā)電平或信號電平下降低于下降沿觸發(fā)電平時，觸發(fā)電路產(chǎn)生一個觸發(fā)脈沖，該脈沖激活數(shù)據(jù)采集電路，并在采樣時鐘作用下進行一次采樣，從而獲得信號某一時刻的值；（2）由于采樣時鐘與信號是相互獨立的，此相位差將是一個隨機值，將采樣值和此相位差值同時存儲，按照相差大小順序排列，在疊加次數(shù)足夠大時，可以遍布所有可能的波形采樣過程，從而重構(gòu)目標信號的完整采樣波形。實現(xiàn)時鐘周期內(nèi)任意位置的精確相位控制，非常適合時序微調(diào)應(yīng)用，對設(shè)置和保持時序?qū)史浅ｊP(guān)鍵。
【專利說明】數(shù)字熒光示波器隨機采樣擾相電路設(shè)計方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬電子測量儀器領(lǐng)域，尤其涉及一種數(shù)字熒光示波器隨機采樣擾相電路的實現(xiàn)方法。
【背景技術(shù)】
[0002]在高速數(shù)據(jù)采集系統(tǒng)中，實時采樣對信號的捕獲能力受到了 A/D最高采樣速率的限制。根據(jù)Nyquist采樣定理，若輸入信號最高頻率為fs，則系統(tǒng)采樣率fc必須滿足波形重建的條件，即fc > 2fs，為滿足實際采集系統(tǒng)的需要，一般應(yīng)滿足fc > 5fs?？梢姡S著輸入信號頻率的提高，對A/D轉(zhuǎn)換器的要求也更加苛刻。
[0003]隨機采樣系統(tǒng)通過對周期信號的多次采樣，把在信號不同周期中采樣得到的數(shù)據(jù)進行重新排序，實現(xiàn)重建的信號波形。工作于隨機采樣模式的高速數(shù)據(jù)采集系統(tǒng)，信號頻率可以很高，而采樣頻率可以較低。
[0004]隨機采樣技術(shù)實現(xiàn)的關(guān)鍵在于:每次采樣時刻相對于觸發(fā)點的延遲時間是隨機的，即此延遲值在一個采樣周期內(nèi)均勻分布。但在實際的應(yīng)用中可以發(fā)現(xiàn)，隨著輸入信號頻率的提高，觸發(fā)點與采樣時刻之間的隨機性減弱，直接導(dǎo)致完成一次等效采樣時間增加，降低了數(shù)據(jù)采集系統(tǒng)的波形更新率。為此，通過對采樣時鐘人為加入擾動，使采樣時刻相對于觸發(fā)點的延遲趨于隨機分布，可以提高波形更新率。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的技術(shù)效果能夠克服上述缺陷，提供一種數(shù)字熒光示波器隨機采樣擾相電路設(shè)計方法，其實現(xiàn)時鐘周期內(nèi)任意位置的精確相位控制。
[0006]為實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:其包括如下步驟:
[0007](I)采用待測信號作為觸發(fā)源，當信號電平上升超過上升沿觸發(fā)電平或信號電平下降低于下降沿觸發(fā)電平時，觸發(fā)電路產(chǎn)生一個觸發(fā)脈沖，該脈沖激活數(shù)據(jù)采集電路，并在采樣時鐘作用下進行一次采樣，從而獲得信號某一時刻的值，通過測量每次ADC采樣序列起點與信號觸發(fā)時刻的相位差，就能確定本次采樣序列在信號波形中的位置；
[0008](2)由于采樣時鐘與信號是相互獨立的，此相位差將是一個隨機值，將采樣值和此相位差值同時存儲，按照相差大小順序排列，在疊加次數(shù)足夠大時，可以遍布所有可能的波形采樣過程，從而重構(gòu)目標信號的完整采樣波形。
[0009]由于采樣時鐘與信號是相互獨立的，此相位差將是一個隨機值，將采樣值和此相位差值同時存儲，按照相差大小順序排列，在疊加次數(shù)η足夠大時，可以遍布所有可能的波形采樣過程，從而重構(gòu)目標信號的完整采樣波形，即等同于一個完整的波形采樣。見附圖2是不同采樣時刻的波形根據(jù)相位差的大小順序排放，組成完整波形過程。
[0010]ADC采樣序列與觸發(fā)起始位置的相位差為一隨機值，最小為0，最大為一個采樣周期Τ。根據(jù)所需的等效采樣率的不同，需對一個采樣周期作不同精度的劃分，只有落在不同劃分區(qū)間內(nèi)的采樣數(shù)據(jù)序列方參與最終的排列，這樣就可以保證最終組出的波形遍布到了一個周期的各部分。若所需等效采樣率遠高于采樣頻率時，例如ADC實時采樣率為125MHz時，為了實現(xiàn)25GHz的等效采樣率，必須將ADC —個采樣周期(8ns)等分為200個區(qū)間，當所有區(qū)間均被遍布到時，方可組出一幀完整波形。
[0011]在理想情況下，采樣時鐘可能位于信號的任一位置，即采樣點與觸發(fā)點之間的時間間隔(觸發(fā)相位差)是一個隨機值，這樣波形疊加重組過程可以很快完成。但隨著輸入信號頻率的提高，此相位差的隨機性減弱，可能有相當一部分相位差值在很長時間內(nèi)無法遍歷到，其直接結(jié)果就是影響信號重組的更新率，導(dǎo)致整個數(shù)據(jù)采集系統(tǒng)反應(yīng)遲緩，影響整體性能。為此，我們利用FPGA為ADC的采樣時鐘加入擾相模塊。當觸發(fā)電路產(chǎn)生觸發(fā)脈沖，激活一輪采樣過程后，采集的數(shù)據(jù)會根據(jù)各自相位差的不同，送入FPGA進行波形重組。在此處理過程中，若對采樣時鐘進行有規(guī)則的相移，將使得下一輪觸發(fā)采集開始時，ADC采樣序列起點與信號觸發(fā)時刻的相位差有較大改變，從而增加采樣點與觸發(fā)點間相位差的隨機性。
[0012]對ADC采樣時鐘進行擾相有多種實現(xiàn)方法，如采用分立元件實現(xiàn)，但這種方法存在電路復(fù)雜、可靠性差等缺點。本發(fā)明利用FPGA器件的高度并行性特點，在對采集下的數(shù)據(jù)進行后續(xù)處理的過程中，實現(xiàn)了 ADC采樣時鐘的精細延時，具有電路簡單、功能強、修改方便和可靠性高等優(yōu)點。Virtex4系列FPGA是Xilinx公司的主流可編程邏輯器件，每片器件中有4?12個數(shù)字時鐘管理器DCM (DigitalClockManager)，每個DCM均提供了時鐘去歪斜、頻率合成及移相，甚至動態(tài)重配置等應(yīng)用范圍廣、功能強大的時鐘管理功能。它利用延時鎖定環(huán)DLL，消除時鐘焊盤和內(nèi)部時鐘引腳間的擺動，同時它還提供多種時鐘控制技術(shù)，實現(xiàn)時鐘周期內(nèi)任意位置的精確相位控制，非常適合時序微調(diào)應(yīng)用，對設(shè)置和保持時序?qū)史浅ｊP(guān)鍵。
【專利附圖】

【附圖說明】
[0013]圖1為本發(fā)明的觸發(fā)相位差與重組波形位置關(guān)系圖；
[0014]圖2為本發(fā)明的隨機采樣波形重組過程圖；
[0015]圖3為擾相電路工作流程圖；
[0016]圖4為Dcm控制狀態(tài)機；
[0017]圖5為Phase_Disturbence擾相模塊仿真波形；
[0018]圖6為無擾相模塊的觸發(fā)相位差分布；
[0019]圖7為添加擾相模塊后觸發(fā)相位差分布。
【具體實施方式】
[0020]本發(fā)明的數(shù)字熒光示波器隨機采樣擾相電路設(shè)計方法，包括如下步驟:
[0021 ] (I)采用待測信號作為觸發(fā)源，當信號電平上升超過上升沿觸發(fā)電平或信號電平下降低于下降沿觸發(fā)電平時，觸發(fā)電路產(chǎn)生一個觸發(fā)脈沖，該脈沖激活數(shù)據(jù)采集電路，并在采樣時鐘作用下進行一次采樣，從而獲得信號某一時刻的值，通過測量每次ADC采樣序列起點與信號觸發(fā)時刻的相位差，就能確定本次采樣序列在信號波形中的位置；
[0022](2)由于采樣時鐘與信號是相互獨立的，此相位差將是一個隨機值，將采樣值和此相位差值同時存儲，按照相差大小順序排列，在疊加次數(shù)足夠大時，可以遍布所有可能的波形采樣過程，從而重構(gòu)目標信號的完整采樣波形。
[0023]ADC采樣序列與觸發(fā)起始位置的相位差為一隨機值，最小為0，最大為一個采樣周期T。
[0024]擾相電路的輸入輸出控制信號如下:clk_main_control為電路主控及相移控制時鐘，同時也是時鐘；clk_sample_in為輸入ADC米樣時鐘；clk_sample_out為經(jīng)過相移的輸出ADC采樣時鐘；disturb_en_edge為控制相移起止時間的輸入信號線；lock_ready為前級DCM鎖定信號。見附圖3:擾相電路工作流程圖。
[0025]DCM 的標準輸出端口 即具有 CLK0_0UT，CLK90_0UT, CLK180_0UT, CLK270_0UT 四種相位輸出，同時具有可變相移和固定相移兩種模式。在本發(fā)明中，為了獲得更均勻的相位分布，采用了可變相移模式。在可變相移模式中，用戶可以動態(tài)地反復(fù)將相位向前或向后移動輸入時鐘周期的I / 256，其相移控制針如表1所示。PSEN信號有效時，相移的大小可由與控制時鐘PSCLK同步的PSINCDEC信號的電平值決定增加或減少。
[0026]表1.DCM_ADV相移模式下控制信號
[0027]
【權(quán)利要求】
1.一種數(shù)字熒光示波器隨機采樣擾相電路設(shè)計方法，其特征在于，包括如下步驟: (1)采用待測信號作為觸發(fā)源，當信號電平上升超過上升沿觸發(fā)電平或信號電平下降低于下降沿觸發(fā)電平時，觸發(fā)電路產(chǎn)生一個觸發(fā)脈沖，該脈沖激活數(shù)據(jù)采集電路，并在采樣時鐘作用下進行一次采樣，從而獲得信號某一時刻的值，通過測量每次ADC采樣序列起點與信號觸發(fā)時刻的相位差，就能確定本次采樣序列在信號波形中的位置； (2)由于采樣時鐘與信號是相互獨立的，此相位差將是一個隨機值，將采樣值和此相位差值同時存儲，按照相差大小順序排列，在疊加次數(shù)足夠大時，可以遍布所有可能的波形采樣過程，從而重構(gòu)目標信號的完整采樣波形。
2.根據(jù)權(quán)利要求1所述的數(shù)字熒光示波器隨機采樣擾相電路設(shè)計方法，其特征在于，ADC采樣序列與觸發(fā)起始位置的相位差為一隨機值，最小為O，最大為一個采樣周期T。
【文檔編號】G01R13/02GK104007300SQ201310566759
【公開日】2014年8月27日 申請日期:2013年11月14日 優(yōu)先權(quán)日:2013年11月14日
【發(fā)明者】呂華平 申請人:江蘇綠揚電子儀器集團有限公司